Pat
J-GLOBAL ID：200903034433756204

CMOSにおいてキャリア移動度を向上させる方法(MOSFETデバイスの圧縮SiGe<110>成長および構造)

Inventor：
チャン、ケヴィン、ケイ

About チャン、ケヴィン、ケイ

, 
グァリニ、キャスリン、ダブリュ

About グァリニ、キャスリン、ダブリュ

, 
ユン、メイケル

About ユン、メイケル

, 
リム、カーン

About リム、カーン

, 
ヤン、ミン

About ヤン、ミン


Applicant, Patent owner：
インターナショナル・ビジネス・マシーンズ・コーポレーション

About インターナショナル・ビジネス・マシーンズ・コーポレーション


Agent (4)： 上野 剛史 ,  太佐 種一 ,  市位 嘉宏 ,  坂口 博
Gazette classification：公表公報
Application number (International application number)：2007518341
Publication number (International publication number)：2008504695
Application date： Jun. 21, 2005
Publication date： Feb. 14, 2008
Summary：
【課題】 CMOSにおいてホールおよび電子の移動度を向上させる方法を提供する。 【解決手段】 キャリアを伝導させるための構造およびこれを形成するための方法を記載する。これは、 <110>において上面を有するSiまたはSiGeの単結晶基板と、この基板とはGe濃度が異なるSiGeの擬似格子整合またはエピタキシャル層と、を含み、これによって擬似格子整合層に歪みがかかっている。半導体エピタキシャル層を形成するための方法を記述する。これは、急速熱化学的気相堆積(RTCVD)ツールにおいて擬似格子整合またはエピタキシャル層を形成するステップを含み、ツール内の温度を約600°Cまで上昇させ、Si含有ガスおよびGe含有ガスの双方を導入する。エピタキシャル堆積のために基板を化学的に準備するための方法を記述する。これは、基板を、オゾン、希薄HF、脱イオン化水、HCl酸および脱イオン化水を含む一連の槽にそれぞれ浸漬し、その後、基板を不活性雰囲気において乾燥させて、不純物のない、RMS粗さが約0.1nm未満の基板表面を得る。【選択図】 図1
Claim (excerpt)：
キャリアを伝導するための構造であって、 <110>において上面を有するSiまたはSiGeの単結晶基板と、 前記基板の上に形成したSiGeの擬似格子整合層であって、前記基板よりもGe濃度が高く、これによって圧縮性の歪みがかかっている、擬似格子整合層と、 を含む、構造。
IPC (2)：
H01L 21/20 ,  H01L 29/78
FI (2)：
H01L21/20 ,  H01L29/78 301B
F-Term (23)：
5F140AA05 ,  5F140AB03 ,  5F140AC28 ,  5F140BA01 ,  5F140BA05 ,  5F140BA20 ,  5F140BC12 ,  5F140BE07 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG38 ,  5F140BK13 ,  5F140CB04 ,  5F152LL03 ,  5F152LN08 ,  5F152LN11 ,  5F152MM04 ,  5F152NN03 ,  5F152NN04 ,  5F152NN27 ,  5F152NQ03 ,  5F152NQ04
Patent cited by the Patent：
Cited by applicant (9)
Show all
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM