Pat
J-GLOBAL ID：200903038098189460

半導体装置の製造方法

Inventor：
青木 秀充

About 青木 秀充


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 渡辺 勝 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998316324
Publication number (International publication number)：2000150640
Application date： Nov. 06, 1998
Publication date： May. 30, 2000
Summary：
【要約】【課題】 銅系金属膜の形成工程を含む半導体装置の製造方法において、半導体基板の裏面に付着した銅や銅化合物等の金属汚染物による素子の特性劣化や電流リークを防止すること。【解決手段】 半導体基板の裏面にシリコン酸化膜等のバリア膜5を形成する。その後、半導体基板の主面に銅系金属膜を形成する。
Claim (excerpt)：
半導体基板の裏面にバリア膜を形成した後、半導体基板の主面に銅系金属膜を形成することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/768 ,  H01L 21/283 ,  H01L 21/3205
FI (3)：
H01L 21/90 Z ,  H01L 21/283 C ,  H01L 21/88 M
F-Term (24)：
4M104AA01 ,  4M104BB01 ,  4M104BB04 ,  4M104BB14 ,  4M104CC01 ,  4M104DD08 ,  4M104DD37 ,  4M104DD52 ,  4M104DD75 ,  4M104DD79 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104GG09 ,  4M104HH20 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033MM01 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ89 ,  5F033SS15 ,  5F033XX21
Patent cited by the Patent：
Cited by examiner (11)
Show all

Return to Previous Page

TOP

BOTTOM