CMOS半導体素子及びその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (4)：志賀正武 , 渡邊隆 , 村山靖彦 , 実広信哉
Gazette classification：公開公報
Application number (International application number)：2008041889
Publication number (International publication number)：2008219006
Application date： Feb. 22, 2008
Publication date： Sep. 18, 2008
Summary：

【課題】デュアルメタルゲートCMOS半導体素子を提供する。【解決手段】金属窒化物層及び多結晶シリコンキャッピング層を備え、nMOS領域及びpMOS領域の金属窒化物層は同種物質で形成され、相異なる不純物含有量により相異なる仕事関数を持つデュアルメタルゲートCMOS半導体素子。同種の金属窒化物層によりメタルゲートを形成するので、工程が単純化して収率が向上すると共に、高性能のCMOS半導体素子を得ることができる。【選択図】図9H

Claim (excerpt)：

nMOS領域及びpMOS領域を持つCMOS半導体素子において、前記nMOS領域及びpMOS領域には、poly-Siキャッピング層及びこの下部の金属窒化物層を備えるゲートがそれぞれ設けられ、前記nMOS領域及びpMOS領域の各ゲートの下部にはゲート絶縁層が設けられ、前記nMOS領域及びpMOS領域の金属窒化物層は同種物質で形成され、各領域の金属窒化物層は不純物濃度差による相異なる仕事関数を持つことを特徴とするCMOS半導体素子。

IPC (6)：

H01L 21/823 , H01L 27/092 , H01L 29/423 , H01L 29/49 , H01L 21/28 , H01L 29/78

FI (4)：

H01L27/08 321D , H01L29/58 G , H01L21/28 301R , H01L29/78 301G

F-Term (49)：

4M104AA01 , 4M104BB29 , 4M104BB30 , 4M104BB31 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104BB39 , 4M104CC05 , 4M104DD34 , 4M104DD45 , 4M104DD64 , 4M104DD94 , 4M104EE03 , 4M104EE16 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F048AC03 , 5F048BA01 , 5F048BB05 , 5F048BB09 , 5F048BB10 , 5F048BB11 , 5F048BB12 , 5F048BB13 , 5F048BB14 , 5F048BG11 , 5F140AB03 , 5F140BA01 , 5F140BD11 , 5F140BD17 , 5F140BE02 , 5F140BE09 , 5F140BE10 , 5F140BE17 , 5F140BF01 , 5F140BF10 , 5F140BF11 , 5F140BF20 , 5F140BF38 , 5F140BG19 , 5F140BG27 , 5F140BG28 , 5F140BG37 , 5F140BG38 , 5F140BG41 , 5F140CB04 , 5F140CB08

Patent cited by the Patent：

Cited by applicant (2)

米国特許6,727,130号明細書
米国特許公開2004-0023478号公報

Cited by examiner (6)

MOS構造を有する半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2005-201646 Applicant：株式会社ルネサステクノロジ
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2005-220858 Applicant：株式会社ルネサステクノロジ
デュアルゲートを有するCMOS型半導体装置形成方法
Gazette classification：公開公報 Application number：特願2002-107118 Applicant：三星電子株式会社

Show all

Return to Previous Page