Pat
J-GLOBAL ID：200903044552584131

表示装置とその製造方法

Inventor：
入住 智之

About 入住 智之


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 家入 健
Gazette classification：公開公報
Application number (International application number)：2006338924
Publication number (International publication number)：2008153387
Application date： Dec. 15, 2006
Publication date： Jul. 03, 2008
Summary：
【課題】ゲート絶縁膜と多結晶半導体膜のチャネル領域との界面の欠陥密度を低減させると供に、ゲート絶縁膜の耐圧を向上させて高性能なTFT特性を有する表示装置及び表示装置の製造方法を提供すること。【解決手段】本発明にかかる表示装置は、基板上に形成されたソース領域14a及びドレイン領域14b並びにチャネル領域14cを有する多結晶半導体膜14と、多結晶半導体膜14上のチャネル領域14c以外に形成された金属膜15と、多結晶半導体膜14上のチャネル領域14cの表面及びテーパ部に形成された第1のゲート絶縁膜16と、第1のゲート絶縁膜16及び金属膜15上に形成された第2のゲート絶縁膜17と、第2のゲート絶縁膜17上に多結晶半導体膜14のチャネル領域14cと対向する位置に形成されたゲート電極19とを有する。【選択図】図5
Claim (excerpt)：
基板上に形成されたソース領域及びドレイン領域並びにチャネル領域を有する多結晶半導体膜と、 前記多結晶半導体膜上の前記チャネル領域以外に形成された金属膜と、 前記多結晶半導体膜上の前記チャネル領域の表面及びテーパ部に形成された第1のゲート絶縁膜と、 前記第1のゲート絶縁膜及び前記金属膜上に形成された第2のゲート絶縁膜と、 前記第2のゲート絶縁膜上に前記多結晶半導体膜の前記チャネル領域と対向する位置に形成されたゲート電極とを有する表示装置。
IPC (3)：
H01L 29/786 ,  H01L 21/336 ,  G09F 9/30
FI (3)：
H01L29/78 617U ,  H01L29/78 617V ,  G09F9/30 338
F-Term (50)：
5C094AA03 ,  5C094AA21 ,  5C094AA42 ,  5C094BA03 ,  5C094DA13 ,  5C094DA15 ,  5C094EA04 ,  5C094EA05 ,  5C094GB10 ,  5F110AA12 ,  5F110AA30 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF25 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG39 ,  5F110GG44 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HK04 ,  5F110HK33 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110NN01 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN72 ,  5F110NN73 ,  5F110PP03 ,  5F110PP06 ,  5F110PP10 ,  5F110PP35 ,  5F110QQ11
Patent cited by the Patent：
Cited by applicant (7)
Show all

Return to Previous Page

TOP

BOTTOM