Pat
J-GLOBAL ID:200903045223666727

メモリ半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 作田 康夫
Gazette classification:公開公報
Application number (International application number):2002269371
Publication number (International publication number):2003197878
Application date: Sep. 17, 2002
Publication date: Jul. 11, 2003
Summary:
【要約】【課題】高誘電率を有する誘電体材料または強誘電性材料の薄膜を用いたメモリ半導体装置の素子の層間絶縁膜やパッシベーション膜に含まれる水素や水およびこれら膜の応力が原因となる上記薄膜の劣化を防止する。【解決手段】誘電体膜または強誘電体膜からなるキャパシタ層の上部に形成される配線層との間の層間絶縁膜あるいは配線層を覆う絶縁膜として、有機膜で形成された第一の絶縁膜を下層に、ハードマスク材からなる第二の絶縁膜を上層に配置した積層膜を用いる。
Claim (excerpt):
容量絶縁膜として高誘電率を有する誘電体材料または強誘電性材料の薄膜を用いたキャパシタを有するメモリ半導体装置であって、該キャパシタ層とその上部に形成される配線層との間の層間絶縁膜が有機膜で形成された第一の絶縁膜を下層に、ハードマスク材で形成された第二の絶縁膜を上層に配置した積層膜から成ることを特徴とするメモリ半導体装置。
IPC (2):
H01L 27/105 ,  H01L 21/768
FI (2):
H01L 27/10 444 B ,  H01L 21/90 J
F-Term (52):
5F033HH08 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ19 ,  5F033KK01 ,  5F033NN38 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ28 ,  5F033QQ37 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR25 ,  5F033SS04 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033VV10 ,  5F033VV16 ,  5F033WW09 ,  5F033XX19 ,  5F033XX24 ,  5F033XX28 ,  5F083AD14 ,  5F083AD21 ,  5F083AD49 ,  5F083FR02 ,  5F083GA21 ,  5F083GA25 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA40 ,  5F083JA58 ,  5F083MA06 ,  5F083MA17 ,  5F083NA08 ,  5F083PR03 ,  5F083PR21 ,  5F083PR23 ,  5F083PR33 ,  5F083ZA12 ,  5F083ZA25
Patent cited by the Patent:
Cited by applicant (3)
  • 強誘電体メモリ
    Gazette classification:公開公報   Application number:特願平6-057505   Applicant:オリンパス光学工業株式会社, シメトリックス・コーポレーション
  • 半導体メモリ素子
    Gazette classification:公開公報   Application number:特願平9-292354   Applicant:シャープ株式会社, 原徹
  • 強誘電体メモリ及びその製造方法
    Gazette classification:公開公報   Application number:特願平10-339073   Applicant:日本電気株式会社
Cited by examiner (6)
Show all

Return to Previous Page