Pat
J-GLOBAL ID:200903031369077781

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 大垣 孝
Gazette classification:公開公報
Application number (International application number):1998236059
Publication number (International publication number):2000068463
Application date: Aug. 21, 1998
Publication date: Mar. 03, 2000
Summary:
【要約】【課題】 強誘電体キャパシタ17を用いたメモリセルを有する半導体装置の特性劣化を防止する。【解決手段】 強誘電体キャパシタ17を記憶用キャパシタとして用いたメモリセルと、このキャパシタを含む面上に形成された1層以上の層間絶縁膜19、21とを具える半導体装置である。層間絶縁膜19、21のうちの、少なくともキャパシタ17に直接接する層間絶縁膜19を、有機絶縁膜で構成する。
Claim (excerpt):
強誘電体キャパシタを記憶用キャパシタとして用いたメモリセルを具える半導体装置において、前記キャパシタを保護している絶縁膜を、有機絶縁膜で構成したことを特徴とする半導体装置。
IPC (4):
H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/312
FI (3):
H01L 27/10 451 ,  H01L 21/312 A ,  H01L 27/10 651
F-Term (15):
5F058AA04 ,  5F058AC02 ,  5F058AE04 ,  5F058AF04 ,  5F058AH02 ,  5F083FR02 ,  5F083JA15 ,  5F083JA38 ,  5F083JA43 ,  5F083PR03 ,  5F083PR04 ,  5F083PR05 ,  5F083PR21 ,  5F083PR39 ,  5F083PR40
Patent cited by the Patent:
Cited by examiner (16)
Show all

Return to Previous Page