Pat
J-GLOBAL ID：200903046900137236

半導体装置およびその製造方法

Inventor：
佐次田 直也

About 佐次田 直也


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2001350323
Publication number (International publication number)：2003152165
Application date： Nov. 15, 2001
Publication date： May. 23, 2003
Summary：
【要約】【課題】 微細な強誘電体キャパシタを有する半導体装置において、強誘電体キャパシタの特性を劣化させることなく、CVD法により、コンタクトプラグを形成する。【解決手段】 強誘電体キャパシタの上部電極を露出するコンタクトホールに、酸化雰囲気での熱処理の後、TiNよりなる密着膜を形成し、かかるTiN密着膜を水素バリアとして使いながら、W層をCVD法により堆積し、コンタクトホールを充填する。
Claim (excerpt)：
半導体基板と、前記半導体基板上に形成され、前記半導体基板中に形成された拡散領域を含むトランジスタと、前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを順次積層した構造のキャパシタと、前記半導体基板上に前記キャパシタを覆うように形成された絶縁膜と、絶縁膜に、前記キャパシタの上部電極を露出するように形成された第1のコンタクトホールと、絶縁膜に、前記拡散領域を露出するように形成された第2のコンタクトホールと、前記第1のコンタクトホール中に形成された第1の導電プラグと、前記第2のコンタクトホール中に形成された第2の導電プラグとよりなり、前記第1の導電プラグと前記上部電極との間には導電性窒化膜が、前記第1のコンタクトホール内壁および前記上部電極表面に接するように形成されていることを特徴とする半導体装置。
F-Term (20)：
5F083FR02 ,  5F083GA25 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083MA04 ,  5F083MA05 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM