Pat
J-GLOBAL ID:200903049738011885
半導体パッケージの製造方法
Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1997052868
Publication number (International publication number):1998256417
Application date: Mar. 07, 1997
Publication date: Sep. 25, 1998
Summary:
【要約】【課題】 CSPにおいて基板取り個数が少なく、生産コストが高くなる。【解決手段】 ICチップ5をフリップチップ実装したBGA・LGAの製造方法で、前記IC接続用電極3と外部接続用電極4を形成するための電極パターンとを集合回路基板1A面に複数個分配列して形成する回路基板形成工程と、前記配線パターンに半田バンプ7付きのICチップ5を実装するICチップ実装工程と、該ICチップ5を封止樹脂8で樹脂封止する封止工程と、前記外部接続用電極4にボール電極9を形成する電極形成工程とによりFC・BGA集合回路基板1Aを形成し、該FC・BGA集合体1Aを切削して単個の完成FC・BGAを形成する切削工程とからなるFC・BGAの製造方法である。隣接する基板とのピッチを著しく狭く、切削しろのみで基板取りが出来る。CSPとして最適な製造方法で、信頼性及び生産性が優れている。
Claim (excerpt):
ICチップをフリップチップ実装した半導体パッケージの製造方法において、前記ICチップ実装用の配線パターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記配線パターンに前記ICチップを実装するICチップ実装工程と、該ICチップを樹脂封止する封止工程と、前記外部接続用電極に電極を形成する電極形成工程とによりパッケージ集合体を形成し、該パッケージ集合体の回路基板を切削して単個の完成半導体パッケージを形成する切削工程とからなることを特徴とする半導体パッケージの製造方法。
Patent cited by the Patent:
Cited by examiner (10)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平6-295231
Applicant:株式会社東芝
-
樹脂封止型半導体装置
Gazette classification:公開公報
Application number:特願平5-142212
Applicant:ソニー株式会社
-
集積回路装置
Gazette classification:公開公報
Application number:特願平4-159079
Applicant:日本電気株式会社
-
特開平4-154136
-
半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
Gazette classification:公開公報
Application number:特願平8-131690
Applicant:株式会社日立製作所
-
特開平4-154136
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-208643
Applicant:日本電気株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平8-238786
Applicant:松下電子工業株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平8-180400
Applicant:株式会社東芝
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-289409
Applicant:日本電気株式会社
Show all
Return to Previous Page