Pat
J-GLOBAL ID:200903049953538223

半導体装置、半導体装置の製造方法、およびその実装方法

Inventor:
Applicant, Patent owner:
Agent (1): 大西 健治
Gazette classification:公開公報
Application number (International application number):1999102599
Publication number (International publication number):2000294519
Application date: Apr. 09, 1999
Publication date: Oct. 20, 2000
Summary:
【要約】【目的】 プリント基板などに半導体装置を実装する際の熱ストレスによって、半導体装置と実装基板との接合部に生じるクラックを低減する。【構成】 上記のような目的を達成するために、本発明の半導体装置では厚さが200μm以下の半導体素子と、半導体素子上に形成された電極パッドと、電極パッドと電気的に接続される配線と、半導体素子の回路形成面および配線を封止する封止樹脂とを有することを特徴とする。また本発明の半導体素子の製造方法では、半導体ウェハの主面上に電極パッドを形成する工程と、電極パッドと接続される配線を形成する工程と、半導体ウェハの主面および配線を樹脂封止する工程と、樹脂表面から溝を形成し、半導体ウェハの所定の深さまで到達させる工程と、半導体ウェハの裏面を溝の底部まで研磨し、個々の半導体装置に分割する工程とを有することを特徴とする。
Claim (excerpt):
厚さが200μm以下の半導体素子と、前記半導体素子上に形成された電極パッドと、前記電極パッドと電気的に接続される配線と、前記半導体素子の回路形成面および配線を封止する封止樹脂とを有することを特徴とする半導体装置。
IPC (2):
H01L 21/301 ,  H01L 23/02
FI (2):
H01L 21/78 Q ,  H01L 23/02 B
Patent cited by the Patent:
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page