強誘電体メモリ

Inventor：
Applicant, Patent owner：
Agent (1)：若林忠
Gazette classification：公開公報
Application number (International application number)：1997158556
Publication number (International publication number)：1999008355
Application date： Jun. 16, 1997
Publication date： Jan. 12, 1999
Summary：

【要約】【課題】強誘電体への水素侵入を防ぐためのバリア膜を用いて、強誘電体容量の横や上からだけではなく、下からの水素侵入も防ぐことにより、水素による強誘電体キャパシタの劣化に起因する誤動作を防止する。【解決手段】強誘電体キャパシタの上部電極10の上部に水素バリア膜11を形成し、下部電極7の下部には導電性水素バリア膜14および絶縁性水素バリア膜13を形成する。下部電極7は前記導電性水素バリア膜を介して前記コンタクトプラグ6と接続する。

Claim (excerpt)：

半導体基板と該半導体基板上に設けられた強誘電体キャパシタとを有し、前記強誘電体キャパシタは、下部電極と、上部電極と、該上部電極および該下部電極の間に挟まれた強誘電体膜を含む強誘電体メモリにおいて、前記半導体基板上に、第一の水素バリア膜、前記強誘電体キャパシタおよび第二の水素バリア膜をこの順に備えたことを特徴とする強誘電体メモリ。

IPC (6)：

H01L 27/10 451 , H01L 27/108 , H01L 21/8242 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (3)：

H01L 27/10 451 , H01L 27/10 651 , H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (6)

半導体メモリ素子のキャパシタ構造及びその形成方法
Gazette classification：公開公報 Application number：特願平7-276782 Applicant：ソニー株式会社
高誘電定数材料と接着層を用いた半導体構造とこれを形成する方法
Gazette classification：公開公報 Application number：特願平8-143171 Applicant：テキサスインスツルメンツインコーポレイテツド
マイクロ電子構造体とその製造法
Gazette classification：公開公報 Application number：特願平7-196766 Applicant：テキサスインスツルメンツインコーポレイテツド

Show all

Return to Previous Page