Pat
J-GLOBAL ID:200903054734238463

ヘテロ接合電界効果トランジスタ

Inventor:
Applicant, Patent owner:
Agent (4): 小林 浩 ,  片山 英二 ,  小林 純子 ,  廣瀬 隆行
Gazette classification:公開公報
Application number (International application number):2004078228
Publication number (International publication number):2005268493
Application date: Mar. 18, 2004
Publication date: Sep. 29, 2005
Summary:
【課題】 高出力、高耐圧、高速、高周波化などを達成し得るGaN系ヘテロ接合トランジスタを提供する。 【解決手段】 上記課題は、基板上(2)に、バッファ層(3)、チャネル層(4)、スペーサー層(5)、障壁層(6)をこの順に形成した電界効果トランジスタであって、前記チャネル層は、GaNまたはInGaNからなり、前記障壁層は、一般式In1-xAlxN (I)で表されるInAlNからなり、一般式(I)中、xは、0.75<x<0.95で表される範囲の数であり、前記障壁層の厚さが3〜50nmであるヘテロ接合電界効果トランジスタなどにより解決される。 【選択図】 図1
Claim (excerpt):
GaNまたはInGaNからなるチャネル層と、 下記一般式(I)で表されるInAlNからなる障壁層と含むヘテロ構造を有する電界効果トランジスタ。 In1-xAlxN (I)
IPC (3):
H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (2):
H01L29/80 H ,  H01L29/80 Q
F-Term (13):
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ01 ,  5F102HC01
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (3)

Return to Previous Page