Pat
J-GLOBAL ID：200903055925741048
マルチレベルメモリ素子およびこれをプログラムし読出す方法
Inventor：
,
Applicant, Patent owner：
Agent (6)：
江原 省吾
, 田中 秀佳
, 白石 吉之
, 城村 邦彦
, 熊野 剛
, 山根 広昭
Gazette classification：公開公報
Application number (International application number)：2004138733
Publication number (International publication number)：2005012186
Application date： May. 07, 2004
Publication date： Jan. 13, 2005
Summary：
【課題】【解決手段】マルチレベルメモリコアはワード線およびビット線を備えている。このマルチレベルメモリコアは、また、ワード線およびビット線に電気的に接続されたコアセルを備えている。コアセルはしきい値変化材料を備えている。しきい値変化材料はプログラムされて記憶用の多数のレベルが設定され、これらの記憶用の多数のレベルの各々は対応するしきい値電圧に関連づけられている。マルチレベルメモリコアを読出す方法も説明されている。【選択図】 図1
Claim (excerpt)：
ワード線と、
ビット線と、
ワード線およびビット線に電気的に接続されたコアセルであって、このコアセルはしきい値変化材料を備えており、しきい値変化材料はプログラムされて記憶用の多数のレベルが設定されるのであり、記憶用の多数のレベルの各々は対応するしきい値電圧に関連づけられているコアセルと、を備えているマルチレベルメモリコア。
IPC (3)：
H01L27/10
, G11C13/00
, H01L45/00
H01L27/10 451
, H01L27/10 448
, G11C13/00 A
, H01L45/00 A
5F083FZ10
, 5F083JA60
, 5F083ZA21
Cited by applicant (7)
Show all
Cited by examiner (12)
Show all
Return to Previous Page
