Pat
J-GLOBAL ID:200903056326856321
半導体装置の作製方法
Inventor:
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2003047613
Publication number (International publication number):2003234355
Application date: Mar. 13, 2000
Publication date: Aug. 22, 2003
Summary:
【要約】【課題】 従来の液晶表示装置は、最低でも5枚以上のフォトマスクを使用してTFTを作製していたため製造コストが大きかった。【解決手段】 チャネルが形成される非晶質半導体膜、ソース、ドレイン領域となるn型の半導体膜及びソース配線及びドレイン電極となる導電膜を積層し、同一のフォトマスクにてパターニングする。シャドーマスクを用いて端子部上の絶縁膜104除去し端子部を露出させる。画素電極119となる導電膜を形成し、同一のフォトマスクにてパターニングすることにより、画素電極119、ソース配線117及びドレイン電極118、ソース領域115及びドレイン領域116、及びチャネルが形成される非晶質半導体膜114を形成する。ゲート配線102と端子の形成を含め、4回のフォトリソグラフィー工程で、液晶表示装置の画素部及び端子部が作製される。
Claim (excerpt):
薄膜トランジスタ、前記薄膜トランジスタに接続されたゲート配線、ソース配線及び画素電極を有する画素部と、前記画素部のゲート配線に電気的に接続される第1の端子、及び前記ソース配線に電気的に接続される第2の端子を有する端子部とを同一基板に形成する半導体装置の作製方法であって、前記基板に前記ゲート配線及び前記第1の端子を形成し、前記ゲート配線及び前記第1の端子上に絶縁膜を形成し、前記絶縁膜上に非晶質の第1の半導体膜を形成し、前記第1の半導体膜上に一導電型の不純物を含有する第2の半導体膜を形成し、前記第2の半導体膜上に第1の導電膜を形成し、第1のマスクを用い、前記第1の導電膜、前記第2の半導体膜及び前記第1の半導体膜をエッチングし、前記画素部に、前記第1の導電膜、前記第2の半導体膜及び前記第1の半導体膜でなる第1の積層膜を形成し、前記第1の端子の表面を露出させ、前記第2の端子として、前記第1の導電膜、前記第2の半導体膜及び前記第1の半導体膜でなる第2の積層膜を形成し、前記絶縁膜を選択的に除去して、前記第1の端子の表面を露出させ、第2の導電膜を形成し、第2のマスクを用いて前記第2の導電膜及び前記第1の積層膜をエッチングすることであって、前記第1の積層膜に開孔を形成して、前記第1の導電膜をドレイン電極とソース配線とに分離し、前記第2の半導体膜を前記ドレイン電極の下の領域と前記ソース配線の下の領域とに分離し、前記第1の半導体膜に凹部を形成し、前記第2の導電膜を選択的に除去して、前記ドレイン電極上の前記画素電極と、前記第1の端子を覆う導電膜とを前記第2の導電膜により形成することを特徴とする半導体装置の作製方法。
IPC (3):
H01L 21/336
, G02F 1/1368
, H01L 29/786
FI (2):
G02F 1/1368
, H01L 29/78 612 D
F-Term (77):
2H092GA11
, 2H092GA48
, 2H092GA50
, 2H092GA51
, 2H092GA60
, 2H092JA24
, 2H092JA26
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JB22
, 2H092JB31
, 2H092MA03
, 2H092MA05
, 2H092MA07
, 2H092MA10
, 2H092MA11
, 2H092MA13
, 2H092MA16
, 2H092MA17
, 2H092MA35
, 2H092NA14
, 2H092PA01
, 2H092PA02
, 2H092PA03
, 2H092PA04
, 2H092PA06
, 2H092PA13
, 2H092QA07
, 2H092RA05
, 2H092RA10
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD05
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE14
, 5F110EE15
, 5F110EE23
, 5F110EE44
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF36
, 5F110GG01
, 5F110GG02
, 5F110GG14
, 5F110GG15
, 5F110GG24
, 5F110GG43
, 5F110GG45
, 5F110HK03
, 5F110HK04
, 5F110HK06
, 5F110HK07
, 5F110HK09
, 5F110HK22
, 5F110HK32
, 5F110HK33
, 5F110HK35
, 5F110NN02
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN72
, 5F110NN73
, 5F110QQ04
, 5F110QQ09
Patent cited by the Patent:
Cited by examiner (11)
-
アクティブマトリックス基板の製造方法
Gazette classification:公開公報
Application number:特願平3-343797
Applicant:京セラ株式会社
-
アクティブマトリクス表示装置の製造方法
Gazette classification:公開公報
Application number:特願平6-222193
Applicant:株式会社東芝
-
液晶表示装置の製造方法
Gazette classification:公開公報
Application number:特願平7-311737
Applicant:三洋電機株式会社
-
液晶表示装置の製法
Gazette classification:公開公報
Application number:特願平5-333097
Applicant:ローム株式会社
-
液晶表示装置
Gazette classification:公開公報
Application number:特願平4-303424
Applicant:日本電気株式会社
-
半導体装置およびその作製方法
Gazette classification:公開公報
Application number:特願2000-069519
Applicant:株式会社半導体エネルギー研究所
-
薄膜トランジスタ及びその作製方法
Gazette classification:公開公報
Application number:特願平3-174541
Applicant:株式会社半導体エネルギー研究所
-
液晶表示装置の製造方法
Gazette classification:公開公報
Application number:特願平9-292998
Applicant:株式会社フロンテック
-
電気光学装置およびその作製方法並びに電子機器
Gazette classification:公開公報
Application number:特願平9-344403
Applicant:株式会社半導体エネルギー研究所
-
反射型液晶表示装置
Gazette classification:公開公報
Application number:特願平5-339892
Applicant:カシオ計算機株式会社
-
反射型液晶表示装置およびその製造方法
Gazette classification:公開公報
Application number:特願平9-024201
Applicant:シャープ株式会社
Show all
Return to Previous Page