Pat
J-GLOBAL ID：200903057101276934

三次元積層構造を持つ集積回路装置の製造方法

Inventor：
小柳 光正

About 小柳 光正


Applicant, Patent owner：
小柳 光正

About 小柳 光正


Agent (1)： 泉 克文
Gazette classification：公開公報
Application number (International application number)：2005259824
Publication number (International publication number)：2007073775
Application date： Sep. 07, 2005
Publication date： Mar. 22, 2007
Summary：
【課題】 半導体回路層間の隙間に電気的絶縁性接着剤を確実に配置でき、前記隙間よりはみ出た余分の接着剤を除去しなくてすむ、三次元積層構造集積回路装置の製造方法を提供する。【解決手段】 第1半導体回路層1aの内部に複数の埋込配線(導電性プラグ)15を形成し、それらの端を第1半導体回路層1aの裏面に露出させる。第2半導体回路層2の表面に、各プラグ15に対応して複数のバンプ電極43aを形成する。第2半導体回路層2の表面に、バンプ電極43aとは重ならない形状にパターン化された電気的絶縁性接着剤膜44aを形成する。その後、第1半導体回路層1aの裏面と第2半導体回路層2の表面を対向させて近づけ、その間で接着剤膜44aを変形させながら各バンプ電極43aの少なくとも一部を押し潰すことにより、埋込配線15とバンプ電極43aとを相互に機械的接続すると共に、接着剤膜44aにより両回路層1aと2を接着する。【選択図】 図9
Claim (excerpt)：
複数の半導体回路層を支持基板上に積層してなる三次元積層構造を持つ集積回路装置の製造方法であって、 前記三次元積層構造を構成する一つの半導体回路層の内部に、一端が当該半導体回路層の裏面から露出せしめられた複数の埋込配線を形成する工程と、 前記半導体回路層の裏面、あるいは前記三次元積層構造を構成する他の半導体回路層の表面、またはそれらの双方に、複数のバンプ電極を形成する工程と、 前記半導体回路層の裏面、あるいは前記他の半導体回路層の表面、またはそれらの双方に、前記埋込配線の露出端または前記バンプ電極とは重ならない形状を持つ電気的絶縁性の接着剤膜を形成する工程と、 前記接着剤膜を間に介在させながら、前記半導体回路層の裏面と前記他の半導体回路層の表面とを相互に対向させる工程と、 相互に対向せしめられた前記半導体回路層の裏面と前記他の半導体回路層の表面の間隔を狭めることにより、前記接着剤膜を前記半導体回路層の裏面と前記他の半導体回路層の表面との間に残存する隙間内で変形させながら、前記埋込配線の前記露出端及び前記バンプ電極の少なくとも一方を変形させて直接、または他の導電性部材を介して相互に機械的接続する工程とを備え、 前記接着剤膜は、前記埋込配線の前記露出端と前記バンプ電極との機械的接続工程の終了時に、前記隙間全体に充填せしめられることを特徴とする集積回路装置の製造方法。
IPC (3)：
H01L 21/60 ,  H01L 21/320 ,  H01L 23/52
FI (2)：
H01L21/60 311S ,  H01L21/88 J
F-Term (32)：
5F033HH07 ,  5F033HH13 ,  5F033HH14 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033MM05 ,  5F033MM30 ,  5F033PP06 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ41 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ76 ,  5F033RR04 ,  5F033SS25 ,  5F033SS27 ,  5F033UU01 ,  5F033VV06 ,  5F033VV07 ,  5F033XX03 ,  5F044LL11 ,  5F044LL15 ,  5F044QQ03 ,  5F044QQ07 ,  5F044RR02
Patent cited by the Patent：
Cited by applicant (8)
Show all
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM