Pat

J-GLOBAL ID：200903059325997532

半導体装置の製造方法

Clips

Inventor： 峰地 輝
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1995052699
Publication number (International publication number)：1996250739
Application date： Mar. 13, 1995
Publication date： Sep. 27, 1996
Summary：

【要約】【目的】 多結晶シリコン等の活性層薄膜の高濃度不純物拡散層領域の低抵抗化を実現し、制御性に優れた薄膜のチタンシリサイド層を形成する方法を実現すること。【構成】 絶縁基板あるいは絶縁膜上に半導体薄膜を形成する第1の工程と、前記半導体薄膜上に絶縁膜を介してゲート電極を形成する第2の工程と、半導体薄膜に高濃度不純物を導入してソース領域およびドレイン領域とを形成する第3の工程と、前記ゲート電極、ソース領域およびドレイン領域に高融点金属を堆積させ、シリサイド化熱処理により、前記ゲート電極および薄膜のソース、ドレイン領域の上部に選択的にシリサイド層を形成する第4の工程を有する半導体装置の製造方法において、半導体薄膜の厚さを500Å以下とする。

Claim (excerpt)：

絶縁基板あるいは絶縁膜上に半導体薄膜を形成する第1の工程と、前記半導体薄膜上に絶縁膜を介してゲート電極を形成する第2の工程と、半導体薄膜に高濃度不純物を導入してソース領域およびドレイン領域とを形成する第3の工程と、前記ゲート電極、ソース領域およびドレイン領域に高融点金属を堆積させ、シリサイド化熱処理により、前記ゲート電極および薄膜のソース、ドレイン領域の上部に選択的にシリサイド層を形成する第4の工程を有する半導体装置の製造方法において、半導体薄膜の厚さを500Å以下とすることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/285 301

FI (4)：

H01L 29/78 616 K ,  H01L 21/285 301 T ,  H01L 29/78 616 T ,  H01L 29/78 616 V

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-203322
  
• 半導体装置
  Gazette classification：公開公報   Application number：特願平3-060253   Applicant：富士ゼロックス株式会社