Pat
J-GLOBAL ID：200903059363621244

半導体装置の製造方法

Inventor：
鈴木 篤

About 鈴木 篤


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 舘野 千惠子
Gazette classification：公開公報
Application number (International application number)：2001031927
Publication number (International publication number)：2002237589
Application date： Feb. 08, 2001
Publication date： Aug. 23, 2002
Summary：
【要約】【課題】 金属ゲートを用いて複雑な製造工程を要することなく閾値電圧の低下を実現する。【解決手段】 シリコン基板11に絶縁膜としてシリコン酸化膜15を形成し、形成されたシリコン酸化膜15の上にPVD法によってタングステン膜を形成した後、PMOS領域をフォトレジスト17で覆い、NMOS領域に形成されたタングステン膜16にトリウムをイオン注入にて導入する。これにより、PMOSの金属ゲートをタングステンで、NMOSの金属ゲートをトリウムを添加したタングステンで形成することができ、PMOSとNMOSで仕事関数の異なる金属ゲートを容易に形成することができる。
Claim (excerpt)：
PMOSのゲート電極にタングステンを用い、NMOSのゲート電極にトリウムを添加したタングステンを用いることを特徴とする半導体装置の製造方法。
IPC (4)：
H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092
FI (3)：
H01L 21/28 301 R ,  H01L 29/78 301 G ,  H01L 27/08 321 D
F-Term (48)：
4M104BB18 ,  4M104BB39 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD33 ,  4M104DD78 ,  4M104DD82 ,  4M104EE16 ,  4M104GG10 ,  4M104HH20 ,  5F048AA09 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB14 ,  5F048BB15 ,  5F048BC06 ,  5F048BE03 ,  5F048DA27 ,  5F140AA06 ,  5F140AA40 ,  5F140AB03 ,  5F140BA01 ,  5F140BD11 ,  5F140BE07 ,  5F140BF01 ,  5F140BF07 ,  5F140BF38 ,  5F140BG04 ,  5F140BG08 ,  5F140BG14 ,  5F140BG30 ,  5F140BG36 ,  5F140BG40 ,  5F140BG43 ,  5F140BG53 ,  5F140BH15 ,  5F140BK02 ,  5F140BK21 ,  5F140CB08 ,  5F140CC03 ,  5F140CC12 ,  5F140CE07
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM