Pat
J-GLOBAL ID:200903059415233418

半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):2001373071
Publication number (International publication number):2002270790
Application date: Dec. 06, 2001
Publication date: Sep. 20, 2002
Summary:
【要約】【課題】 クロストークの問題を回避することが可能な半導体記憶装置を提供する。【解決手段】 半導体記憶装置は、第1の方向に延在する複数のビット線21と、このビット線21に接続する複数のTMR素子20と、第1の方向と異なる第2の方向に延在し、TMR素子20を挟んでビット線21と反対側に、TMR素子20と離間して配置された複数のワード線19と、隣接するワード線19にそれぞれ接続するトランジスタ23とを具備する。
Claim (excerpt):
第1の方向に延在する複数の第1の配線と、前記第1の配線に接続する複数の記憶素子と、前記第1の方向と異なる第2の方向に延在し、前記記憶素子を挟んで前記第1の配線と反対側に、前記記憶素子と離間して配置された複数の第2の配線と、隣接する前記第2の配線にそれぞれ接続する第1のトランジスタ又は第1のダイオードとを具備することを特徴とする半導体記憶装置。
IPC (4):
H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 43/08
FI (4):
G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447
F-Term (11):
5F083FZ10 ,  5F083GA12 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA18 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page