Pat
J-GLOBAL ID:200903063222637950
エピタキシャルウェーハ及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (3):
杉村 憲司
, 来間 清志
, 高梨 玲子
Gazette classification:公開公報
Application number (International application number):2008312850
Publication number (International publication number):2009164590
Application date: Dec. 09, 2008
Publication date: Jul. 23, 2009
Summary:
【課題】本発明の目的は、ゲッタリング層をデバイス活性層の近傍に形成した場合であっても、デバイス活性層の品質に悪影響を与えることがなく、高いゲッタリング能力をもったゲッタリング層を有するエピタキシャルウェーハ及びその製造方法を提供することにある。【解決手段】シリコン基板20上(図1(a))又は、シリコン基板20上に必要に応じて形成したシリコンエピタキシャル下地膜30上に(図1(b))、シリコン及び炭素を含有するゲッタリングエピタキシャル膜40を形成し(図1(c))、該ゲッタリングエピタキシャル膜40は、炭素原子濃度:5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下でり、炭素原子がシリコン格子間に存在すること特徴とする。【選択図】図1
Claim (excerpt):
シリコン基板上に、シリコン及び炭素を含有するゲッタリングエピタキシャル膜を形成し、該ゲッタリングエピタキシャル膜の上に、主シリコンエピタキシャル膜を形成し、 前記ゲッタリングエピタキシャル膜は、炭素原子濃度:5.0×1017atoms/cm3以上、1.0×1021atoms/cm3以下であり、炭素原子がシリコン格子間に存在することを特徴とするエピタキシャルウェーハ。
IPC (2):
H01L 21/322
, H01L 21/205
FI (2):
H01L21/322 G
, H01L21/205
F-Term (8):
5F045AA03
, 5F045AB02
, 5F045AC01
, 5F045AC07
, 5F045AC11
, 5F045DA52
, 5F045DA59
, 5F045EK26
Patent cited by the Patent:
Cited by applicant (2)
-
半導体基板の製造方法
Gazette classification:公開公報
Application number:特願平3-316120
Applicant:ソニー株式会社
-
エピタキシャル半導体基板の製造方法及び半導体装置の製造方法
Gazette classification:公開公報
Application number:特願2005-339372
Applicant:三星電子株式会社
Cited by examiner (4)