Pat
J-GLOBAL ID：200903067265093550

電界効果トランジスタおよびその製造方法

Inventor：
尾藤 康則

About 尾藤 康則


Applicant, Patent owner：
NECエレクトロニクス株式会社

About NECエレクトロニクス株式会社


Agent (1)： 速水 進治
Gazette classification：公開公報
Application number (International application number)：2006163507
Publication number (International publication number)：2007335508
Application date： Jun. 13, 2006
Publication date： Dec. 27, 2007
Summary：
【課題】従来のJ-FETにおいては、ゲート電流の通電前後で、しきい値電圧(VT)のシフトが発生するといった問題があった。【解決手段】本発明の一実施形態に係るJ-FETは、第1導電型のキャリアを蓄積するアンドープInGaAsチャネル層5と、アンドープInGaAsチャネル層5上に設けられ、第2導電型の不純物を含有するp+型GaAs層17(半導体層)と、p+型GaAs層17上に設けられたゲート電極18と、を備えている。ここで、p+型GaAs層17中に含まれる水素濃度は、p+型GaAs層17の第2導電型のキャリア濃度よりも低い。【選択図】図1
Claim (excerpt)：
第1導電型のキャリアを蓄積するチャネル層と、 前記チャネル層上に設けられ、第2導電型の不純物を含有する半導体層と、 前記半導体層上に設けられたゲート電極と、を備え、 前記半導体層中に含まれる水素濃度は、当該半導体層の前記第2導電型のキャリア濃度よりも低いことを特徴とする電界効果トランジスタ。
IPC (5)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 21/337 ,  H01L 29/808
FI (2)：
H01L29/80 H ,  H01L29/80 C
F-Term (21)：
5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK04 ,  5F102GK06 ,  5F102GL04 ,  5F102GL05 ,  5F102GM05 ,  5F102GM06 ,  5F102GM08 ,  5F102GN05 ,  5F102GN06 ,  5F102GN08 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR07 ,  5F102GR10 ,  5F102GS04 ,  5F102GT05 ,  5F102GV07
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM