Pat
J-GLOBAL ID：200903067814398601

CMOS集積回路

Inventor：
青山 敬幸

About 青山 敬幸


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (4)： 眞鍋 潔 ,  柏谷 昭司 ,  渡邊 弘一 ,  伊藤 壽郎
Gazette classification：公開公報
Application number (International application number)：2004221515
Publication number (International publication number)：2006041339
Application date： Jul. 29, 2004
Publication date： Feb. 09, 2006
Summary：
【課題】CMOS集積回路を構成するMOSトランジスタに於ける閾値電圧Vthを変化させる手段として、チャネルドーピングを用いることなく、ゲート電極の仕事関数を変えることで実現し、多様な機能をもつシステムLSIであっても容易に実現できるようにする。【解決手段】各々が仕事関数を異にするゲート電極3A、3B、3C、3Dをもつ3種類以上のMOSトランジスタで構成されてなることが基本になっている。【選択図】 図1
Claim (excerpt)：
各々が仕事関数を異にするゲート電極をもつ3種類以上のMOSトランジスタで構成されてなること を特徴とするCMOS集積回路。
IPC (5)：
H01L 27/092 ,  H01L 21/823 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 27/088
FI (3)：
H01L27/08 321D ,  H01L29/58 G ,  H01L27/08 102C
F-Term (33)：
4M104AA01 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB39 ,  4M104CC05 ,  4M104DD03 ,  4M104DD75 ,  4M104DD78 ,  4M104DD81 ,  4M104DD83 ,  4M104DD88 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB01 ,  5F048BB09 ,  5F048BB10 ,  5F048BB12 ,  5F048BB14 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BG13 ,  5F048DA23
Patent cited by the Patent：
Cited by applicant (2)
  • CMOS半導体素子およびその形成方法
    Gazette classification：公開公報   Application number：特願平11-182673   Applicant：モトローラ・インコーポレイテッド
  • トランジスタ作製方法
    Gazette classification：公開公報   Application number：特願2000-049739   Applicant：テキサスインスツルメンツインコーポレイテツド
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM