半導体メモリ素子のキャパシタ及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：瀬谷徹 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000199264
Publication number (International publication number)：2001053253
Application date： Jun. 30, 2000
Publication date： Feb. 23, 2001
Summary：

【要約】【目的】本発明は、誘電体膜と上部電極との間にステップカバーリジが優秀な導電性バリアを持つ半導体メモリ素子のキャパシタを提供する。【構成】本発明は、半導体基板上に下部電極を形成する段階;前記下部電極の表面に自然酸化膜の発生が阻止されるようにその表面を窒化処理する段階;前記下部電極上に誘電体膜としてTa2O5膜を形成する段階;前記Ta2O5膜上にシリコン窒化膜からなる導電性バリアを形成する段階;及び、前記導電性バリア上に上部電極を形成する段階を含むことを特徴とする。

Claim (excerpt)：

半導体メモリ素子のキャパシタであって、下部電極;前記下部電極表面に形成される自然酸化膜抑制用シリコン窒化膜;前記シリコン窒化膜上に形成される誘電体膜;及び、前記誘電体膜上に形成される上部電極を含み、前記誘電体膜はTa2O5膜であることを特徴とする、半導体メモリ素子のキャパシタ。

IPC (3)：

H01L 27/108 , H01L 21/8242 , C23C 16/40

FI (3)：

H01L 27/10 651 , C23C 16/40 , H01L 27/10 621 C

Patent cited by the Patent：

Cited by examiner (8)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平8-169905 Applicant：沖電気工業株式会社
電子部品
Gazette classification：公開公報 Application number：特願平4-150254 Applicant：株式会社東芝
半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願平8-157775 Applicant：株式会社日立製作所

Show all

Return to Previous Page