半導体装置の設計方法および装置

Inventor： , ,
Applicant, Patent owner：
Agent (3)：森哲也 , 内藤嘉昭 , 崔秀▲てつ▼
Gazette classification：公開公報
Application number (International application number)：2002274644
Publication number (International publication number)：2004110627
Application date： Sep. 20, 2002
Publication date： Apr. 08, 2004
Summary：

【課題】アナログ回路とデジタル回路とが混在する回路のレイアウト検証を効率化する。【解決手段】ノイズ源となる配線とノイズ非耐性配線とを回路図上で指定し、識別表示手段11は、ノイズ源となる配線とノイズ非耐性配線との間の寄生容量が抽出されると、寄生容量が規定値を超える配線対を、回路図およびレイアウト図上で識別表示させる。【選択図】図1

Claim (excerpt)：

アナログ回路とデジタル回路とが混在する回路図および前記回路図に対応するレイアウト図を入力して記憶手段に記憶するステップと、前記回路図のうち、ノイズ源となる配線およびノイズに対して耐性を有しない配線を区別するステップと、前記レイアウト図に基づいて、前記ノイズ源となる配線と前記ノイズに対して耐性を有しない配線との間の寄生容量を算出するステップと、前記算出された寄生容量が所定値以上の配線を表示するステップとを備えることを特徴とする半導体装置の設計方法。

IPC (4)：

G06F17/50 , H01L21/82 , H01L21/822 , H01L27/04

FI (6)：

G06F17/50 666V , G06F17/50 662G , G06F17/50 672A , H01L21/82 W , H01L27/04 D , H01L21/82 C

F-Term (30)：

5B046AA08 , 5B046BA04 , 5B046CA04 , 5B046GA01 , 5B046HA05 , 5B046HA09 , 5B046JA03 , 5F038BH19 , 5F038CA17 , 5F038CD05 , 5F038CD13 , 5F038DF12 , 5F038EZ09 , 5F038EZ10 , 5F038EZ20 , 5F064BB07 , 5F064BB24 , 5F064CC09 , 5F064EE19 , 5F064EE43 , 5F064EE45 , 5F064EE46 , 5F064HH06 , 5F064HH09 , 5F064HH10 , 5F064HH11 , 5F064HH12 , 5F064HH15 , 5F064HH18 , 5F064HH19

Patent cited by the Patent：

Cited by applicant (8)

クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム
Gazette classification：公開公報 Application number：特願2001-055981 Applicant：富士通株式会社
電源検査装置及び電源検査方法
Gazette classification：公開公報 Application number：特願平10-349009 Applicant：旭化成マイクロシステム株式会社
アナログ/ディジタル素子切り分け方法
Gazette classification：公開公報 Application number：特願平10-054558 Applicant：三菱電機株式会社

Show all

Cited by examiner (8)

クロストークノイズ解析方法およびその方法をコンピュータに実行させるプログラム
Gazette classification：公開公報 Application number：特願2001-055981 Applicant：富士通株式会社
電源検査装置及び電源検査方法
Gazette classification：公開公報 Application number：特願平10-349009 Applicant：旭化成マイクロシステム株式会社
アナログ/ディジタル素子切り分け方法
Gazette classification：公開公報 Application number：特願平10-054558 Applicant：三菱電機株式会社

Show all

Return to Previous Page