Pat
J-GLOBAL ID:200903073702752828

GaN系電界効果トランジスタとその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 長門 侃二
Gazette classification:公開公報
Application number (International application number):2000041555
Publication number (International publication number):2001230410
Application date: Feb. 18, 2000
Publication date: Aug. 24, 2001
Summary:
【要約】【課題】 動作時に電界が集中する領域のGaN結晶が高品質であるため、優れた耐圧性を示すGaN系電界効果トランジスタとその製造方法を提供する。【解決手段】 複数のGaNエピタキシャル結晶層12A,12B,12Cが積層されて成る積層構造12を有し、積層構造の表面にゲート電極G,ソース電極(動作電極)Sが配置され、裏面にドレイン電極Dが配置されているGaN系電界効果トランジスタにおいて、前記積層構造12は、動作時における電界集中領域R1,R1が他の領域R2に比べて転位密度の低減した積層構造になっているGaN系電界効果トランジスタであり、これは、動作時の電界集中領域を形成するための動作電極の平面パターンと同じ平面パターンがGaN系材料以外の材料で表面に形成されている成長用基板の前記表面に、選択横方向成長を行うことにより複数のGaNエピタキシャル結晶層を成膜して積層構造を形成したのち、その積層構造の表面に動作電極を形成して製造される。
Claim (excerpt):
複数のGaNエピタキシャル結晶層が積層されている積層構造を有し、前記積層構造の表面に動作電極が配置されているGaN系電界効果トランジスタにおいて、前記積層構造は、動作時における電界集中領域に相当する領域が、他の領域に比べて転位密度の低減したGaNエピタキシャル結晶層の積層構造になっていることを特徴とするGaN系電界効果トランジスタ。
IPC (5):
H01L 29/78 ,  H01L 29/78 652 ,  H01L 29/78 653 ,  C30B 29/38 ,  H01L 29/786
FI (5):
H01L 29/78 652 T ,  H01L 29/78 653 A ,  C30B 29/38 D ,  H01L 29/78 301 B ,  H01L 29/78 626 A
F-Term (39):
4G077AA03 ,  4G077BE15 ,  4G077DB08 ,  4G077EF03 ,  5F040DA00 ,  5F040DC03 ,  5F040EA00 ,  5F040EB12 ,  5F040EB13 ,  5F110AA06 ,  5F110AA13 ,  5F110BB20 ,  5F110CC01 ,  5F110DD01 ,  5F110DD12 ,  5F110DD13 ,  5F110DD17 ,  5F110EE02 ,  5F110EE04 ,  5F110EE15 ,  5F110EE43 ,  5F110FF01 ,  5F110FF29 ,  5F110GG04 ,  5F110GG12 ,  5F110GG24 ,  5F110GG32 ,  5F110GG44 ,  5F110HJ01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK11 ,  5F110HK13 ,  5F110HK22 ,  5F110HK25 ,  5F110HK33 ,  5F110QQ14 ,  5F110QQ19
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (7)
Show all

Return to Previous Page