Pat
J-GLOBAL ID:200903086090458920

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 春日 讓
Gazette classification:公開公報
Application number (International application number):2001008306
Publication number (International publication number):2002217410
Application date: Jan. 16, 2001
Publication date: Aug. 02, 2002
Summary:
【要約】【課題】高速で低電力な半導体装置を提供することにある。【解決手段】MOSトランジスタは、半導体基板101とゲート電極105aとの間に介在する酸化チタンゲート絶縁膜104aを有している。酸化チタンの主結晶構造はアナターゼ型である。半導体基板のチャンネル領域は、膜20によって引張ひずみ状態となっている。
Claim (excerpt):
半導体基板とゲート電極との間に介在する酸化チタンゲート絶縁膜を有するMOSトランジスタが形成された半導体装置において、上記酸化チタンの主結晶構造がアナターゼ型であるとともに、上記半導体基板のチャンネル領域のひずみ状態が引張ひずみ状態になっていることを特徴とする半導体装置。
IPC (2):
H01L 29/78 ,  H01L 29/43
FI (2):
H01L 29/78 301 G ,  H01L 29/62 G
F-Term (30):
4M104BB01 ,  4M104BB16 ,  4M104BB18 ,  4M104BB28 ,  4M104BB33 ,  4M104BB35 ,  4M104BB36 ,  4M104BB40 ,  4M104CC05 ,  4M104DD17 ,  4M104EE03 ,  4M104EE15 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  5F040DA02 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC08 ,  5F040EC09 ,  5F040ED01 ,  5F040ED03 ,  5F040EK05 ,  5F040EL06 ,  5F040EM10 ,  5F040FA07
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page