Pat
J-GLOBAL ID：200903086778318692

半導体装置およびその製造方法

Inventor：
坂本 裕樹

About 坂本 裕樹

, 
河▲崎▼ 泰宏

About 河▲崎▼ 泰宏

, 
米田 健司

About 米田 健司


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 特許業務法人池内・佐藤アンドパートナーズ
Gazette classification：公開公報
Application number (International application number)：2002065844
Publication number (International publication number)：2003264285
Application date： Mar. 11, 2002
Publication date： Sep. 19, 2003
Summary：
【要約】【課題】 ゲート絶縁膜中への水素残留を防止すると共に、ゲート絶縁膜に界面不整合を発生させず、トランジスタの閾値電圧の変動やオン電流の劣化を防止することができる半導体装置およびその製造方法を提供する。【解決手段】 シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、前記ゲート電極上にSi-H結合を実質的に含まない絶縁膜を形成する工程と、を具備する半導体装置の製造方法とする。また、ポリメタルゲート上のシリコン窒化膜の原料ガスに、水素(H)を含まないテトラクロロシラン(SiCl4 )を使用する。そのため、膜中に含まれる水素(H)を低減させて電子トラップの原因を排除し、ポリメタルゲートへの水素(H)拡散を防止することができる。
Claim (excerpt)：
シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極と、前記ゲート電極上に形成されたSi-H結合を実質的に含まない絶縁膜と、を具備することを特徴とする半導体装置。
IPC (4)：
H01L 29/78 ,  H01L 21/318 ,  H01L 29/423 ,  H01L 29/49
FI (3)：
H01L 21/318 B ,  H01L 29/78 301 G ,  H01L 29/58 G
F-Term (41)：
4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD43 ,  4M104DD63 ,  4M104DD91 ,  4M104EE03 ,  4M104EE05 ,  4M104EE09 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF18 ,  4M104GG09 ,  4M104HH20 ,  5F058BC08 ,  5F058BF04 ,  5F058BF24 ,  5F058BF30 ,  5F140AA01 ,  5F140AA06 ,  5F140AA39 ,  5F140BA01 ,  5F140BD05 ,  5F140BD09 ,  5F140BE07 ,  5F140BE08 ,  5F140BE19 ,  5F140BF04 ,  5F140BF20 ,  5F140BF21 ,  5F140BF27 ,  5F140BF34 ,  5F140BG14 ,  5F140BG22 ,  5F140BG32 ,  5F140BG41 ,  5F140BH15 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM