Pat
J-GLOBAL ID：200903088857192176

半導体素子の高誘電率キャパシター及びその製造方法

Inventor：
李 昌宰

About 李 昌宰

, 
金 奐明

About 金 奐明


Applicant, Patent owner：
エル・ジー・セミコン・カンパニー・リミテッド

About エル・ジー・セミコン・カンパニー・リミテッド


Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996004122
Publication number (International publication number)：1997129850
Application date： Jan. 12, 1996
Publication date： May. 16, 1997
Summary：
【要約】【課題】本発明の目的は、高集積DRAMに適用し得る半導体素子の高誘電率キャパシター及びその製造方法を提供しようとするものである。【解決手段】Pt層及びTiN層を有した多層形の電極構造を夫々個別的にエッチングせず、単一のマスク段階で一挙にエッチングして形成し、製造工程を単純化し得る半導体素子の高誘電率キャパシター及びその製造方法が提供されている。
Claim (excerpt)：
半導体素子の高誘電率キャパシターであって、基板上に第1絶縁膜が形成され、該第1絶縁膜上に第2絶縁膜が形成され、それら第1絶縁膜及び第2絶縁膜の中央部位に側壁が形成され、該側壁に連続して下方向きに接続溝が食刻形成され、それら側壁及び接続溝上にキャパシター第1電極のTiN層及びPt層が夫々順次形成され、該キャパシター第1電極上に誘電層が形成され、該誘電層上にキャパシター第2電極が形成され、てなる半導体素子の高誘電率キャパシター。
IPC (7)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (6)：
H01L 27/10 621 C ,  H01L 21/205 ,  H01L 21/28 301 C ,  H01L 21/90 C ,  H01L 27/04 C ,  H01L 27/10 651
Patent cited by the Patent：
Cited by examiner (14)
Show all

Return to Previous Page

TOP

BOTTOM