Pat
J-GLOBAL ID：200903092128459968

回路動作検証方法及び回路動作検証装置

Inventor：
村上 英明

About 村上 英明

, 
高島 誠

About 高島 誠


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：2000402723
Publication number (International publication number)：2002203907
Application date： Dec. 28, 2000
Publication date： Jul. 19, 2002
Summary：
【要約】【課題】 チップ内の寸法補正後の特性長の偏りを考慮した回路シミュレーションによる動作検証を行うことにより、微細化が進んだLSIについても精度の高い回路動作検証を行うこと。【解決手段】 OPCによって補正を掛けられたデータより得られる推定仕上がり寸法、例えば、ゲート長を回路図(schematic)に反映する(Back Annotation)。その後、前記回路図に対する回路シミュレーションを行うことにより、チップ内の部分的な寸法偏りを考慮した回路動作の検証を行う。これにより、微細化が進んだLSIについても精度の高い回路動作検証を行うことができる。
Claim (excerpt)：
設計された回路図に対する回路シミュレーションを行って得られる出力値を期待値と比較して前記回路の動作を検証する回路動作検証方法において、前記回路図からレイアウトデータを作成するステップと、前記作成されたレイアウトデータにMDP/OPC処理を施して修正レイアウトデータを得るステップと、前記レイアウトデータと前記修正レイアウトデータを比較して両者の間で異なる点のデータを抽出するステップと、前記抽出された異なる点のデータを前記回路図に反映させるステップと、を具備することを特徴とする回路動作検証方法。
IPC (6)：
H01L 21/82 ,  G03F 1/08 ,  G06F 17/50 666 ,  H01L 21/027 ,  H01L 27/04 ,  H01L 21/822
FI (6)：
G03F 1/08 A ,  G06F 17/50 666 L ,  H01L 21/82 T ,  H01L 21/30 516 A ,  H01L 21/82 D ,  H01L 27/04 T
F-Term (20)：
2H095BB01 ,  2H095BB02 ,  2H095BB36 ,  5B046AA08 ,  5B046BA04 ,  5B046DA05 ,  5B046JA04 ,  5F038CA17 ,  5F038CA20 ,  5F038DT01 ,  5F038EZ20 ,  5F046AA25 ,  5F046AA28 ,  5F046DA11 ,  5F064CC10 ,  5F064DD10 ,  5F064EE09 ,  5F064HH09 ,  5F064HH10 ,  5F064HH20
Patent cited by the Patent：
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM