Pat
J-GLOBAL ID:200903092617837150

3次元デバイス

Inventor:
Applicant, Patent owner:
Agent (1): 鈴木 喜三郎 (外2名)
Gazette classification:公開公報
Application number (International application number):1998049883
Publication number (International publication number):1999251518
Application date: Mar. 02, 1998
Publication date: Sep. 17, 1999
Summary:
【要約】【課題】薄膜デバイス層の形成条件の自由度が広く、容易に製造することができる高性能の3次元デバイスを提供する。【解決手段】メモリIC10aは、基板(転写側基板)21と、この基板21上に積層されたメモリセルアレイ71と、メモリセルアレイ72と、メモリセルアレイ73とを有している。各メモリセルアレイ71、72および73は、それぞれ、薄膜構造の転写法により、図21中下側からこの順序で積層されている。前記転写法は、元基板上に分離層を介して薄膜デバイス層(メモリセルアレイ)を形成した後、前記分離層に照射光を照射して、前記分離層の層内および/または界面において剥離を生ぜしめ、前記元基板上の薄膜デバイス層を基板21側へ転写するものである。
Claim (excerpt):
2次元方向の所定の領域内に配置される薄膜デバイス層をその厚さ方向に複数積層してなる3次元デバイスであって、前記各薄膜デバイス層のうちの少なくとも1つが、転写法により積層したものであることを特徴とする3次元デバイス。
IPC (11):
H01L 27/00 301 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 39/02 ,  H01L 39/24 ,  H01L 43/12
FI (9):
H01L 27/00 301 B ,  H01L 27/10 461 ,  H01L 39/02 D ,  H01L 39/24 D ,  H01L 43/12 ,  H01L 27/10 381 ,  H01L 27/10 681 E ,  H01L 29/78 613 Z ,  H01L 29/78 627 D
Patent cited by the Patent:
Cited by applicant (8)
Show all
Cited by examiner (10)
  • 3次元集積回路の製造方法
    Gazette classification:公開公報   Application number:特願平7-244732   Applicant:フラウンホッファー-ゲゼルシャフトツァフェルダールングデァアンゲヴァンテンフォアシュンクエー.ファオ.
  • 3次元集積回路の製造方法
    Gazette classification:公開公報   Application number:特願平7-244734   Applicant:フラウンホッファー-ゲゼルシャフトツァフェルダールングデァアンゲヴァンテンフォアシュンクエー.ファオ.
  • 特開平1-140753
Show all

Return to Previous Page