Pat
J-GLOBAL ID:200903094469092224

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 北野 好人
Gazette classification:公開公報
Application number (International application number):1998028241
Publication number (International publication number):1999233737
Application date: Feb. 10, 1998
Publication date: Aug. 27, 1999
Summary:
【要約】【課題】 歩留りの低下を防止することができ、また、キャパシタの高さを低く抑えることができる半導体装置及びその製造方法を提供する。【解決手段】 下地基板と、下地基板上に形成された配線54と、配線54の上面及び側面を覆う第1の絶縁膜48、56と、下地基板、及び第1の絶縁膜48、56上に形成されたエッチングストッパ膜58と、エッチングストッパ膜58を貫いて下地基板に接続され、下地基板上に突出する導体プラグ36bと、導体プラグ36bの上面及び側面に一方の電極68が接続されたキャパシタ79とを有している。
Claim (excerpt):
下地基板と、前記下地基板上に形成された配線と、前記配線の上面及び側面を覆う第1の絶縁膜と、前記下地基板、及び前記第1の絶縁膜上に形成されたエッチングストッパ膜と、前記エッチングストッパ膜を貫いて前記下地基板に接続され、前記下地基板上に突出する導体プラグと、前記導体プラグの上面及び側面に一方の電極が接続されたキャパシタとを有することを特徴とする半導体装置。
IPC (4):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2):
H01L 27/10 621 C ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page