Pat
J-GLOBAL ID:200903098978830086

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 大岩 増雄
Gazette classification:公開公報
Application number (International application number):1999259163
Publication number (International publication number):2001085686
Application date: Sep. 13, 1999
Publication date: Mar. 30, 2001
Summary:
【要約】【課題】 MOS構造のゲートを有する半導体装置においてゲート絶縁膜特性及びトランジスタ特性を向上させるデバイス構造及びその製造方法を得る。【解決手段】 半導体基板上に設けられた熱酸化膜9と、この熱酸化膜9よりもゲート電極11側に設けられたCVD酸化膜10の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備えたMOS構造のゲートを有する半導体装置において、CVD酸化膜10の比率を積層ゲート絶縁膜全体の膜厚の20%以上とする。さらに、熱酸化膜9またはCVD酸化膜10を形成後、N2 O、NH3 、NOガスによる窒化を行い、熱酸化膜/基板界面及びゲート電極/CVD酸化膜界面のいずれか一方または両方に窒素を偏析させてもよい。また、熱酸化膜9またはCVD酸化膜10を形成後、LPCVDによりSi3 N4 膜19を形成し、さらにSi3 N4 膜19表面を酸化して酸化膜を形成してもよい。
Claim (excerpt):
MOS構造のゲートを有する半導体装置において、半導体基板上に設けられた熱酸化膜とこの熱酸化膜よりもゲート電極側に設けられたCVD酸化膜の少なくとも2種類以上の絶縁膜を含む積層ゲート絶縁膜を備え、上記CVD酸化膜の比率を上記積層ゲート絶縁膜全体の膜厚の20%以上とすることを特徴とする半導体装置。
IPC (4):
H01L 29/78 ,  H01L 21/316 ,  H01L 21/76 ,  H01L 21/336
FI (10):
H01L 29/78 652 K ,  H01L 21/316 S ,  H01L 21/316 X ,  H01L 21/316 M ,  H01L 21/76 L ,  H01L 29/78 ,  H01L 29/78 301 G ,  H01L 29/78 301 V ,  H01L 29/78 653 A ,  H01L 29/78 658 F
F-Term (31):
5F032AA36 ,  5F032AA37 ,  5F032AA45 ,  5F032AA46 ,  5F032AA48 ,  5F032AA54 ,  5F032BB04 ,  5F032CA17 ,  5F032CA24 ,  5F032DA02 ,  5F032DA03 ,  5F032DA53 ,  5F032DA58 ,  5F032DA74 ,  5F040DA19 ,  5F040DC01 ,  5F040EB14 ,  5F058BA01 ,  5F058BA09 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BF02 ,  5F058BF04 ,  5F058BF29 ,  5F058BF30 ,  5F058BF62 ,  5F058BH03 ,  5F058BJ01 ,  5F058BJ07 ,  5F058BJ10
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page