Pat
J-GLOBAL ID:201003066788957456

積層LSIチップのシステム検査のための方法および装置

Inventor:
Applicant, Patent owner:
Agent (3): 稲葉 良幸 ,  大貫 敏史 ,  小澁 高弘
Gazette classification:公開公報
Application number (International application number):2008333816
Publication number (International publication number):2010156569
Application date: Dec. 26, 2008
Publication date: Jul. 15, 2010
Summary:
【課題】半導体LSIチップを複数積層した積層LSIチップに対して、積層状態のまま各チップのテスト、例えばチップ内部不良やチップ間接続不良の有無などのシステム検査を行うことのできる方法および装置を提供する。【解決手段】貫通電極11をシステムバスとする積層LSIチップ1の最上層チップ表面の貫通電極端子にプローブピン31を接続させて、積層LSIチップ1のシステム検査を行う。【選択図】図5
Claim (excerpt):
貫通電極をシステムバスとする積層LSIチップの最上層チップ表面の貫通電極端子にプローブピンを接続させて、積層LSIチップのシステム検査を行う方法。
IPC (6):
G01R 31/28 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  G01R 1/073 ,  G01R 31/26
FI (5):
G01R31/28 K ,  H01L25/08 Z ,  G01R1/073 E ,  G01R1/073 B ,  G01R31/26 J
F-Term (26):
2G003AA00 ,  2G003AA07 ,  2G003AA08 ,  2G003AE03 ,  2G003AG04 ,  2G003AG08 ,  2G003AG09 ,  2G003AG12 ,  2G003AG20 ,  2G003AH01 ,  2G003AH09 ,  2G011AA15 ,  2G011AB06 ,  2G011AC11 ,  2G011AC14 ,  2G011AE22 ,  2G011AF07 ,  2G132AA14 ,  2G132AB01 ,  2G132AC03 ,  2G132AC14 ,  2G132AD01 ,  2G132AE08 ,  2G132AF02 ,  2G132AF06 ,  2G132AL11
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page