Pat
J-GLOBAL ID：201003082262087843

表示装置

Inventor：
田中 政博

About 田中 政博


Applicant, Patent owner：
株式会社 日立ディスプレイズ

About 株式会社 日立ディスプレイズ


Agent (1)： 小林 保
Gazette classification：公開公報
Application number (International application number)：2008224351
Publication number (International publication number)：2010060683
Application date： Sep. 02, 2008
Publication date： Mar. 18, 2010
Summary：
【課題】酸化物半導体トランジスタのオフ時のリーク電流を低減させた有機EL表示装置を提供することである。【解決手段】 電流に応じて発光するEL素子と、前記EL素子に駆動電圧を印加する第1トランジスタと、少なくとも1フレーム期間、前記第1トランジスタのゲート端子に所定の電圧を印加する容量素子と、選択信号に基づいて前記容量素子に画像信号を書き込む第2トランジスタとを少なくとも備える画素回路がマトリクス状に配置される表示装置であって、前記第1及び第2トランジスタはInGaZnOx系の酸化物半導体で形成され、前記第2トランジスタは同一半導体領域内に並設して形成される2本のゲート電極を備え、該2本のゲート電極に同じ選択信号が入力される表示装置である。【選択図】図18
Claim (excerpt)：
電流に応じて発光する発光素子と、 前記発光素子に駆動電圧を印加する第1トランジスタと、 少なくとも1フレーム期間、前記第1トランジスタのゲート端子に所定の電圧を印加する容量素子と、 選択信号に基づいて前記容量素子に画像信号を書き込む第2トランジスタと を少なくとも備える画素回路がマトリクス状に配置される表示装置であって、 前記第1及び第2トランジスタはInGaZnOx系の酸化物半導体で形成され、 前記第2トランジスタは同一半導体領域内に並設して形成される2本のゲート電極を備え、該2本のゲート電極に同じ選択信号が入力されることを特徴とする表示装置。
IPC (5)：
G09F 9/30 ,  H01L 51/50 ,  H01L 27/32 ,  H01L 29/786 ,  H01L 21/336
FI (7)：
G09F9/30 338 ,  H05B33/14 A ,  G09F9/30 365Z ,  H01L29/78 618B ,  H01L29/78 617N ,  H01L29/78 617K ,  H01L29/78 612Z
F-Term (52)：
3K107AA01 ,  3K107BB01 ,  3K107CC33 ,  3K107DD03 ,  3K107EE04 ,  3K107FF04 ,  3K107HH05 ,  5C094AA03 ,  5C094AA25 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA13 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094FA01 ,  5C094FA02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094FB19 ,  5F110AA06 ,  5F110BB01 ,  5F110CC01 ,  5F110DD02 ,  5F110DD12 ,  5F110EE03 ,  5F110EE04 ,  5F110EE15 ,  5F110EE28 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110FF36 ,  5F110GG01 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110HK04 ,  5F110HK33 ,  5F110HL02 ,  5F110HL07 ,  5F110HM02 ,  5F110NN02 ,  5F110NN27 ,  5F110NN72 ,  5F110NN77 ,  5F110NN78 ,  5F110QQ09
Patent cited by the Patent：
Cited by applicant (9)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM