薄膜トランジスタ装置およびその製造方法並びに薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ

Inventor： , , , ,
Applicant, Patent owner：
Agent (6)：志賀正武 , 高橋詔男 , 渡邊隆 , 青山正和 , 鈴木三義 , 村山靖彦
Gazette classification：公開公報
Application number (International application number)：2005102398
Publication number (International publication number)：2006286773
Application date： Mar. 31, 2005
Publication date： Oct. 19, 2006
Summary：

【課題】大きなオン電流と小さなオフ電流を有する、良好な特性の薄膜トランジスタ装置をフォトリソの回数を減らし、安価に提供する。さらに、この薄膜トランジスタ装置を使用した薄膜トランジスタアレイ及び画像の安定し軽量で薄い薄膜トランジスタディスプレイを提供する【解決手段】ゲート電極およびキャパシタ下部電極とを有し、その上に形成されたゲート絶縁膜を介してゲート絶縁膜に接してソース電極及びドレイン電極が配置されており、ソース電極及びドレイン電極の間隙を埋めるように半導体層が配置されており、その上に形成された層間絶縁膜を介して画素電極が配置されてなり、平面配置的に見てソース電極が孤立島パターンであり、ゲート電極がソース電極及びドレイン電極の間にあってソース電極をほぼ囲むC字状であり、ドレイン電極がゲート電極をほぼ囲むC字状であって、ソース電極の内部にキャパシタ下部電極を有する薄膜トランジスタ装置。【選択図】図1

Claim (excerpt)：

絶縁基板上に形成されたゲート電極およびキャパシタ下部電極とを有し、その上に形成されたゲート絶縁膜を介して該ゲート絶縁膜に接してソース電極及びドレイン電極が配置されており、該ソース電極及びドレイン電極の間隙を埋めるように半導体層が配置されており、さらにその上に形成された層間絶縁膜を介して画素電極が配置されてなり、かつ前記層間絶縁膜中のビアホールによって該画素電極と前記ソース電極とが接続されている薄膜トランジスタ装置であって、平面配置的に見て前記ソース電極が孤立島パターンであり、前記ゲート電極が該ソース電極及び前記ドレイン電極の間にあってソース電極をほぼ囲むC字状であり、前記ドレイン電極が前記ゲート電極をほぼ囲むC字状であって、前記ソース電極の内部に前記キャパシタ下部電極を有することを特徴とする薄膜トランジスタ装置。

IPC (3)：

H01L 29/786 , G02F 1/136 , G09F 9/30

FI (4)：

H01L29/78 616T , G02F1/1368 , G09F9/30 338 , H01L29/78 617K

F-Term (83)：

2H092GA12 , 2H092GA24 , 2H092GA29 , 2H092JA26 , 2H092JA28 , 2H092JA34 , 2H092JA38 , 2H092JA42 , 2H092JA46 , 2H092JB23 , 2H092JB32 , 2H092JB56 , 2H092JB64 , 2H092JB69 , 2H092KA05 , 2H092KA08 , 2H092KA09 , 2H092KA12 , 2H092KA13 , 2H092KA23 , 2H092KB24 , 2H092KB25 , 2H092MA01 , 2H092MA05 , 2H092MA10 , 2H092MA13 , 2H092MA17 , 2H092NA22 , 2H092NA24 , 2H092NA25 , 2H092NA27 , 2H092QA08 , 5C094AA25 , 5C094AA43 , 5C094AA44 , 5C094BA03 , 5C094BA27 , 5C094BA75 , 5C094DA06 , 5F110AA06 , 5F110AA16 , 5F110BB01 , 5F110CC03 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE07 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF27 , 5F110FF28 , 5F110FF29 , 5F110GG04 , 5F110GG05 , 5F110GG23 , 5F110GG28 , 5F110GG29 , 5F110GG42 , 5F110GG43 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK07 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HL02 , 5F110HL22 , 5F110HM04 , 5F110HM05 , 5F110HM12 , 5F110NN02 , 5F110NN27 , 5F110NN72 , 5F110NN73

Patent cited by the Patent：

Cited by applicant (8)

半導体装置及びその製造方法
Gazette classification：再公表公報 Application number：JP1996003815 Applicant：株式会社日立製作所
液晶表示装置
Gazette classification：公開公報 Application number：特願平7-236210 Applicant：株式会社半導体エネルギー研究所
パターン形成方法
Gazette classification：公開公報 Application number：特願2001-157209 Applicant：鹿児島日本電気株式会社

Show all

Cited by examiner (6)

パターン形成方法
Gazette classification：公開公報 Application number：特願2001-157209 Applicant：鹿児島日本電気株式会社
液晶表示装置およびその製造方法
Gazette classification：公開公報 Application number：特願2001-293212 Applicant：株式会社日立製作所
電子表示装置
Gazette classification：公表公報 Application number：特願2004-500338 Applicant：イー-インクコーポレイション

Show all

Return to Previous Page