Pat
J-GLOBAL ID：201203006918187854

半導体装置及びその製造方法

Inventor：
二瓶 瑞久

About 二瓶 瑞久

, 
佐藤 元伸

About 佐藤 元伸


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (2)： 北野 好人 ,  三村 治彦
Gazette classification：公開公報
Application number (International application number)：2010203293
Publication number (International publication number)：2012060010
Application date： Sep. 10, 2010
Publication date： Mar. 22, 2012
Summary：
【課題】グラフェン層に対して良好なコンタクトを形成しうる配線構造体を有する半導体装置及びその製造方法を提供する。【解決手段】グラフェン層と、グラフェン層の第1の領域に形成され、グラフェン層と、グラフェン層に積層された第1のネットワーク・ナノグラファイト層とを含む第1の配線部と、グラフェン層の第2の領域に形成され、グラフェン層と、グラフェン層に積層された第2のネットワーク・ナノグラファイト層とを含む第2の配線部と、グラフェン層の、第1の領域と第2の領域との間の第3の領域上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを有する。【選択図】図1
Claim (excerpt)：
グラフェン層と、 前記グラフェン層の第1の領域に形成され、前記グラフェン層と、前記グラフェン層に積層された第1のネットワーク・ナノグラファイト層とを含む第1の配線部と、 前記グラフェン層の第2の領域に形成され、前記グラフェン層と、前記グラフェン層に積層された第2のネットワーク・ナノグラファイト層とを含む第2の配線部と、 前記グラフェン層の、前記第1の領域と前記第2の領域との間の第3の領域上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と を有することを特徴とする半導体装置。
IPC (6)：
H01L 21/28 ,  H01L 29/417 ,  H01L 23/52 ,  H01L 21/320 ,  H01L 29/786 ,  H01L 21/336
FI (6)：
H01L21/28 301B ,  H01L29/50 M ,  H01L21/88 M ,  H01L29/78 618B ,  H01L29/78 616V ,  H01L29/78 616K
F-Term (50)：
4M104AA10 ,  4M104BB36 ,  4M104CC01 ,  4M104DD43 ,  4M104DD45 ,  4M104DD65 ,  4M104EE16 ,  4M104FF13 ,  4M104GG08 ,  4M104HH15 ,  4M104HH16 ,  5F033HH00 ,  5F033JJ01 ,  5F033KK00 ,  5F033MM05 ,  5F033PP03 ,  5F033PP06 ,  5F033PP12 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ14 ,  5F033QQ35 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS15 ,  5F033VV06 ,  5F033VV15 ,  5F033XX08 ,  5F033XX09 ,  5F110AA03 ,  5F110CC01 ,  5F110CC05 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF27 ,  5F110FF29 ,  5F110GG01 ,  5F110GG42 ,  5F110GG45 ,  5F110HK01 ,  5F110HK35 ,  5F110QQ19
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM