半導体装置

Inventor： , , , , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2011105805
Publication number (International publication number)：2011258940
Application date： May. 11, 2011
Publication date： Dec. 22, 2011
Summary：

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。【解決手段】第1のトランジスタ上に設けられた第2のトランジスタと容量素子とを有し、第2のトランジスタの半導体層にはオフセット領域が設けられた半導体装置を提供する。第2のトランジスタを、オフセット領域を有する構造とすることで、第2のトランジスタのオフ電流を低減させることができ、長期に記憶を保持可能な半導体装置を提供することができる。【選択図】図1

Claim (excerpt)：

第1のトランジスタと、第2のトランジスタと、容量素子と、を含む複数のメモリセルを有し、前記第1のトランジスタは、第1のチャネル形成領域と、前記第1のチャネル形成領域上に設けられた第1のゲート絶縁層と、前記第1のチャネル形成領域と重畳して、前記第1のゲート絶縁層上に設けられた第1のゲート電極と、前記第1のチャネル形成領域と電気的に接続する第1のソース電極及び第1のドレイン電極と、を含み、前記第2のトランジスタは、第2のチャネル形成領域と、前記第2のチャネル形成領域と接するオフセット領域と、を有する酸化物半導体層と、前記酸化物半導体層と電気的に接続する第2のソース電極及び第2のドレイン電極と、前記第2のチャネル形成領域と重畳して設けられた第2のゲート電極と、前記酸化物半導体層と、前記第2のゲート電極と、の間に設けられた第2のゲート絶縁層と、を含み、前記第1のゲート電極と、前記第2のソース電極と、前記容量素子の一方の電極と、は、電気的に接続される半導体装置。

IPC (8)：

H01L 27/108 , H01L 21/824 , H01L 29/786 , H01L 21/336 , H01L 27/115 , H01L 29/788 , H01L 29/792 , G11C 11/405

FI (8)：

H01L27/10 321 , H01L29/78 613B , H01L29/78 618B , H01L29/78 617A , H01L29/78 617N , H01L27/10 434 , H01L29/78 371 , G11C11/34 352B

F-Term (161)：

5F083AD02 , 5F083AD21 , 5F083AD69 , 5F083EP02 , 5F083EP23 , 5F083GA01 , 5F083GA03 , 5F083GA06 , 5F083GA09 , 5F083GA21 , 5F083HA02 , 5F083HA06 , 5F083JA02 , 5F083JA04 , 5F083JA05 , 5F083JA06 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA53 , 5F083JA56 , 5F083JA58 , 5F083JA60 , 5F083LA21 , 5F083MA06 , 5F083MA16 , 5F083PR12 , 5F083PR15 , 5F083PR22 , 5F083PR33 , 5F083PR34 , 5F083PR40 , 5F101BA17 , 5F101BB05 , 5F101BD02 , 5F101BD30 , 5F101BE02 , 5F101BE05 , 5F101BE06 , 5F101BF03 , 5F101BF08 , 5F101BF09 , 5F101BH03 , 5F101BH05 , 5F101BH06 , 5F101BH16 , 5F110AA06 , 5F110BB01 , 5F110BB06 , 5F110BB08 , 5F110BB11 , 5F110CC01 , 5F110CC02 , 5F110CC05 , 5F110CC07 , 5F110DD02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE28 , 5F110EE31 , 5F110EE38 , 5F110EE42 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF07 , 5F110FF09 , 5F110FF23 , 5F110FF25 , 5F110FF26 , 5F110FF28 , 5F110FF29 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG06 , 5F110GG07 , 5F110GG12 , 5F110GG15 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG35 , 5F110GG43 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK05 , 5F110HK06 , 5F110HK07 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HK33 , 5F110HK34 , 5F110HK35 , 5F110HK40 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL08 , 5F110HL11 , 5F110HL12 , 5F110HL22 , 5F110HL23 , 5F110HL24 , 5F110HM03 , 5F110HM14 , 5F110HM15 , 5F110HM17 , 5F110NN03 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN62 , 5F110NN65 , 5F110NN72 , 5F110QQ08 , 5F110QQ11 , 5F110QQ19 , 5M024AA04 , 5M024AA94 , 5M024BB02 , 5M024BB12 , 5M024BB13 , 5M024BB35 , 5M024BB36 , 5M024CC02 , 5M024HH13 , 5M024HH16 , 5M024PP02 , 5M024PP07

Patent cited by the Patent：

Cited by applicant (8)

表示装置
Gazette classification：公開公報 Application number：特願2008-224351 Applicant：株式会社日立ディスプレイズ
高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
Gazette classification：公表公報 Application number：特願2009-507860 Applicant：マイクロンテクノロジー,インク.
薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
Gazette classification：公開公報 Application number：特願2008-173862 Applicant：富士フイルム株式会社

Show all

Cited by examiner (8)

表示装置
Gazette classification：公開公報 Application number：特願2008-224351 Applicant：株式会社日立ディスプレイズ
高性能画像センサのための透明チャネル薄膜トランジスタベースのピクセル
Gazette classification：公表公報 Application number：特願2009-507860 Applicant：マイクロンテクノロジー,インク.
薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
Gazette classification：公開公報 Application number：特願2008-173862 Applicant：富士フイルム株式会社

Show all

Return to Previous Page