Pat
J-GLOBAL ID:201303016597708965

スピントランジスタおよびメモリ

Inventor:
Applicant, Patent owner:
Agent (5): 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明
Gazette classification:公開公報
Application number (International application number):2011209915
Publication number (International publication number):2013073973
Application date: Sep. 26, 2011
Publication date: Apr. 22, 2013
Summary:
【課題】IDP/IDAP比を高めることのできるスピントランジスタおよびメモリを提供する。【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース/ドレインの一方となる第1磁性層と、前記第1磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース/ドレインの他方となる第2磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。【選択図】図1
Claim (excerpt):
基板上に形成されたソース/ドレインの一方となる第1磁性層と、 前記第1磁性層上に設けられチャネルとなる絶縁膜と、 前記絶縁膜上に設けられ前記ソース/ドレインの他方となる第2磁性層と、 前記絶縁膜の側面に設けられたゲート電極と、 前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、 備えていることを特徴とするスピントランジスタ。
IPC (4):
H01L 29/82 ,  H01L 43/08 ,  H01L 21/824 ,  H01L 27/105
FI (3):
H01L29/82 Z ,  H01L43/08 Z ,  H01L27/10 447
F-Term (28):
4M119BB01 ,  4M119BB13 ,  4M119CC05 ,  4M119DD17 ,  4M119DD34 ,  4M119EE23 ,  4M119EE27 ,  5F092AA02 ,  5F092AB08 ,  5F092AC24 ,  5F092AD23 ,  5F092AD25 ,  5F092BB17 ,  5F092BB23 ,  5F092BB24 ,  5F092BB33 ,  5F092BB34 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB43 ,  5F092BB44 ,  5F092BC04 ,  5F092BD04 ,  5F092BD05 ,  5F092BD07 ,  5F092BD14 ,  5F092BD20
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page