Pat

J-GLOBAL ID：201303053505631395

半導体装置

Inventor： 大 黒 達 也
Applicant, Patent owner： 株式会社東芝
Agent (6)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明 ,  山ノ井 傑
Gazette classification：公開公報
Application number (International application number)：2011214829
Publication number (International publication number)：2013074288
Application date： Sep. 29, 2011
Publication date： Apr. 22, 2013
Summary：

【課題】バルク半導体基板上に形成されるトンネルトランジスタ同士を電気的に分離することが可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、半導体基板と、前記半導体基板内に形成された第1および第2の素子分離絶縁膜とを備える。さらに、前記装置は、前記第1および第2の素子分離絶縁膜間の前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極を備える。さらに、前記装置は、前記半導体基板内に前記ゲート電極を挟むように形成された、第1導電型の第1の主端子領域および前記第1導電型とは逆導電型の第2導電型の第2の主端子領域を備える。さらに、前記装置は、前記半導体基板内に前記第1および第2の素子分離絶縁膜に接するように形成され、前記第1および第2の主端子領域の下面よりも深い位置に上面を有する、前記第2導電型の第1の拡散層を備える。【選択図】図1

Claim (excerpt)：

半導体基板と、 前記半導体基板内に形成された第1および第2の素子分離絶縁膜と、 前記第1および第2の素子分離絶縁膜間の前記半導体基板上に、ゲート絶縁膜を介して形成されたゲート電極と、 前記半導体基板内に前記ゲート電極を挟むように形成された、第1導電型の第1の主端子領域および前記第1導電型とは逆導電型の第2導電型の第2の主端子領域と、 前記半導体基板内に前記第1および第2の素子分離絶縁膜に接するように形成され、前記第1および第2の主端子領域の下面よりも深い位置に上面を有する、前記第2導電型の第1の拡散層と、 前記半導体基板内において、前記半導体基板の表面と前記第1の拡散層とを接続し、かつ前記第2の主端子領域に接する位置に形成された、前記第2導電型の第2の拡散層と、 前記半導体基板内において、前記第1の主端子領域の下面に接し、前記第1の拡散層と離間された位置に形成された、前記第2導電型の下部拡散層と、 を備える半導体装置。

IPC (8)：

H01L 21/336 ,  H01L 29/78 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 27/092 ,  H01L 27/08 ,  H01L 21/761 ,  H01L 21/76

FI (9)：

H01L29/78 301J ,  H01L27/08 102A ,  H01L27/08 102B ,  H01L27/08 321A ,  H01L27/08 321E ,  H01L27/08 331A ,  H01L21/76 J ,  H01L21/76 L ,  H01L29/78 301R

F-Term (52)：

5F032AA34 ,  5F032AA44 ,  5F032AA77 ,  5F032AB03 ,  5F032AB05 ,  5F032BB01 ,  5F032CA01 ,  5F032CA03 ,  5F032CA17 ,  5F032CA21 ,  5F032DA33 ,  5F032DA43 ,  5F048AA01 ,  5F048AA04 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA00 ,  5F048BA12 ,  5F048BC03 ,  5F048BC18 ,  5F048BC19 ,  5F048BD04 ,  5F048BE02 ,  5F048BE04 ,  5F048BG13 ,  5F048BH03 ,  5F048BH04 ,  5F140AA00 ,  5F140AA12 ,  5F140AA24 ,  5F140AB01 ,  5F140AB03 ,  5F140AC13 ,  5F140BA01 ,  5F140BC06 ,  5F140BF60 ,  5F140BG08 ,  5F140BG12 ,  5F140BG14 ,  5F140BG38 ,  5F140BH30 ,  5F140BH34 ,  5F140BH43 ,  5F140BH47 ,  5F140BJ27 ,  5F140BK13 ,  5F140CA03 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CE07

Patent cited by the Patent：

Cited by examiner (6)

• 集積メモリデバイスおよびその製造方法
  Gazette classification：公開公報   Application number：特願2005-198146   Applicant：インフィネオンテクノロジーズアクチエンゲゼルシャフト
• 半導体ダイのための分離されたトランジスタおよびダイオードならびに分離および終端構造
  Gazette classification：公表公報   Application number：特願2010-548708   Applicant：アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平10-017349   Applicant：ソニー株式会社
• トンネル電界効果トランジスタを用いたメモリ
  Gazette classification：公開公報   Application number：特願2007-131539   Applicant：キモンダノースアメリカコーポレイション
• 絶縁分離された集積回路装置
  Gazette classification：公表公報   Application number：特願2010-500907   Applicant：アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド
• 二重接合構造を持つ半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-157182   Applicant：現代電子産業株式会社