Pat
J-GLOBAL ID：201303057574516390

相補型MIS装置の製造方法

Inventor：
大見 忠弘

About 大見 忠弘

, 
小谷 光司

About 小谷 光司

, 
須川 成利

About 須川 成利


Applicant, Patent owner：
国立大学法人東北大学

About 国立大学法人東北大学

, 
東京エレクトロン株式会社

About 東京エレクトロン株式会社


Agent (2)： 伊東 忠重 ,  伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2013035741
Publication number (International publication number)：2013153176
Application date： Feb. 26, 2013
Publication date： Aug. 08, 2013
Summary：
【課題】pチャネルMOSトランジスタとnチャネルMOSトランジスタの大きさを平衡させた相補型MIS装置の製造方法を提供する。【解決手段】Si基板31の主面上に第1のゲート絶縁膜32Aを介して第1の結晶方位で形成された第1のゲート電極33Aと、前記Si基板上に第2のゲート絶縁膜32Bを介して第2の結晶方位で形成された第2のゲート電極33Bと、前記第1のゲート電極と前記第2のゲート電極とは共通接続され、前記第1のゲート絶縁膜と前記第2のゲート絶縁膜とを、前記Si基板の(110)面あるいは(111)面上に、プラズマ酸化により形成する。【選択図】図6
Claim (excerpt)：
Si基板と、 前記Si基板の主面上に第1のゲート絶縁膜を介して第1の結晶方位で形成された第1のゲート電極と、前記Si基板中、前記第1のゲート電極の一方の側および他方の側に形成された第1および第2のn型拡散領域とよりなるnチャネルMISトランジスタと、 前記Si基板上に第2のゲート絶縁膜を介して第2の結晶方位で形成された第2のゲート電極と、前記Si基板中、前記第2のゲート電極の一方の側および他方の側に形成された第1および第2のp型拡散領域とよりなるpチャネルMISトランジスタとよりなり、 前記第1のゲート電極と前記第2のゲート電極とは共通接続され、 前記第2のp型拡散領域と前記第1のn型拡散領域とは共通接続され、 前記第1の結晶方位および前記第2の結晶方位は、前記pチャネルMISトランジスタの電流駆動能力と前記nチャネルMISトランジスタの電流駆動能力とが平衡するように、前記第1の結晶方位および第2の結晶方位をそれぞれ設定し、その結果、第1の結晶方位と第2の結晶方位とのなす角度が180°以外の角度となるように各トランジスタを配置し、 前記pチャネルMISトランジスタと前記nチャネルMISトランジスタとは、同一の素子面積を有する相補型MIS装置の製造方法であって、 前記第1のゲート絶縁膜と前記第2のゲート絶縁膜とを、前記Si基板の(110)面あるいは(111)面上に、プラズマ酸化により形成することを特徴とする相補型MIS装置の製造方法。
IPC (5)：
H01L 21/823 ,  H01L 27/092 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 21/316
FI (5)：
H01L27/08 321C ,  H01L29/78 301Q ,  H01L21/316 A ,  H01L29/78 301G ,  H01L27/08 321G
F-Term (26)：
5F048AA08 ,  5F048AB03 ,  5F048AB04 ,  5F048AC03 ,  5F048BA01 ,  5F048BA10 ,  5F048BB03 ,  5F048BB16 ,  5F048BD06 ,  5F048BD10 ,  5F048BG11 ,  5F058BC02 ,  5F058BF08 ,  5F058BF29 ,  5F058BF73 ,  5F058BJ01 ,  5F140AA01 ,  5F140AA39 ,  5F140AB03 ,  5F140BA05 ,  5F140BA20 ,  5F140BB05 ,  5F140BD07 ,  5F140BD09 ,  5F140BE07 ,  5F140BK13
Patent cited by the Patent：
Cited by examiner (14)
Show all

Return to Previous Page

TOP

BOTTOM