Pat
J-GLOBAL ID：201403072069989612

化合物半導体積層体及びその製造方法

Inventor：
諸原 理

About 諸原 理

, 
外賀 寛崇

About 外賀 寛崇


Applicant, Patent owner：
旭化成株式会社

About 旭化成株式会社


Agent (3)： 森 哲也 ,  小西 恵 ,  田中 秀▲てつ▼
Gazette classification：公開公報
Application number (International application number)：2013029329
Publication number (International publication number)：2014157994
Application date： Feb. 18, 2013
Publication date： Aug. 28, 2014
Summary：
【課題】Si基板上に、結晶性が良く、かつ表面の平坦性に優れたInAsSbを化合物半導体層として備えた化合物半導体積層体を提供すること。【解決手段】Si基板10と、このSi基板10上に形成された第1の化合物半導体層11と、この第1の化合物半導体層11上に形成された第2の化合物半導体層12とを備えている。第1の化合物半導体層11は、GaAs,GaSb,InAs,InSb及びこれらの混晶のいずれか1つもしくは2つ以上の積層構造である。第2の化合物半導体層12は、InAs1-ySby(0≦y≦0.3)層で、Si基板10の表面の面方位と同じ面に対応するX線回折ピークのロックングカーブの半値幅の値は、1200秒以下であり、第2の化合物半導体層12の10μm四方の領域における表面粗さの二乗平均値は12nm以下である。【選択図】図1
Claim (excerpt)：
Si基板上に第1の化合物半導体層を形成する工程と、 前記第1の化合物半導体層上に、該第1の化合物半導体層を形成するときよりも高温で第2の化合物半導体層を形成する工程とを備える化合物半導体積層体の製造方法であって、 前記第1の化合物半導体層は、III-V族化合物半導体であり、 前記第2の化合物半導体層は、InAs1-xSbx(0<x≦0.3)層であり、 前記第2の化合物半導体層を形成する工程は、In原料とAs原料とSb原料とを同時に照射する工程であり、 前記第2の化合物半導体層を形成する工程におけるSb原料の分子線強度と、前記第2の化合物半導体層の形成速度が1時間当たり1μmとなるために必要なIn原料の分子線強度との比が1以上であることを特徴とする化合物半導体積層体の製造方法。
IPC (2)：
H01L 21/203 ,  H01L 21/20
FI (2)：
H01L21/203 M ,  H01L21/20
F-Term (25)：
5F103AA04 ,  5F103BB08 ,  5F103BB54 ,  5F103DD01 ,  5F103DD12 ,  5F103GG01 ,  5F103HH03 ,  5F103NN02 ,  5F103RR06 ,  5F152LL05 ,  5F152LL09 ,  5F152LM08 ,  5F152LN04 ,  5F152LN17 ,  5F152LN21 ,  5F152LN26 ,  5F152MM05 ,  5F152MM07 ,  5F152MM09 ,  5F152MM10 ,  5F152MM13 ,  5F152NN03 ,  5F152NN27 ,  5F152NP05 ,  5F152NQ05
Patent cited by the Patent：
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM