Pat
J-GLOBAL ID:201603017170073666

論理回路

Inventor:
Applicant, Patent owner:
Agent (3): 長谷川 芳樹 ,  黒木 義樹 ,  諏澤 勇司
Gazette classification:特許公報
Application number (International application number):2011232085
Publication number (International publication number):2013089916
Patent number:5835771
Application date: Oct. 21, 2011
Publication date: May. 13, 2013
Claim (excerpt):
【請求項1】 バイアス電源とグラウンドとの間で直列に接続され、それぞれのゲート端子に入力電圧が印加される第1及び第2の電界効果トランジスタを備える論理回路であって、 前記第1及び第2の電界効果トランジスタのうちの少なくとも1つは、 前記ゲート端子が接続されるゲート電極膜と、 半導体材料からなるチャネル層と、 前記ゲート電極膜と前記チャネル層との間に配置され、電荷を蓄積及び放出する電荷蓄積構造を含む電荷蓄積層と、 を有し、 前記バイアス電源、前記グラウンド、及び前記ゲート端子の少なくとも1つには、雑音源が接続されている、 ことを特徴とする論理回路。
IPC (13):
H01L 27/095 ( 200 6.01) ,  H01L 21/338 ( 200 6.01) ,  H01L 29/778 ( 200 6.01) ,  H01L 29/812 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01) ,  H01L 21/8232 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H03K 19/0952 ( 200 6.01)
FI (7):
H01L 29/80 E ,  H01L 29/80 H ,  H01L 29/78 371 ,  H01L 29/78 301 J ,  H01L 27/08 321 C ,  H01L 27/06 F ,  H03K 19/094 Z
Patent cited by the Patent:
Cited by examiner (6)
Show all
Article cited by the Patent:
Return to Previous Page