Pat
J-GLOBAL ID:201803001390589621

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 片山 修平
Gazette classification:公開公報
Application number (International application number):2016242417
Publication number (International publication number):2018098384
Application date: Dec. 14, 2016
Publication date: Jun. 21, 2018
Summary:
【課題】性能の高い半導体装置を提供すること。【解決手段】基板10上に設けられたグラフェン層12と、前記グラフェン層上に設けられたソース電極24およびドレイン電極26と、前記グラフェン層上に設けられたゲート絶縁膜14と、前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極20と、前記第1ゲート電極と前記ドレイン電極との間であり、かつ前記基板内に設けられた第2ゲート電極22と、を具備する半導体装置。【選択図】図1
Claim (excerpt):
基板上に設けられたグラフェン層と、 前記グラフェン層上に設けられたソース電極およびドレイン電極と、 前記グラフェン層上に設けられたゲート絶縁膜と、 前記ソース電極と前記ドレイン電極との間における前記ゲート絶縁膜上に設けられた第1ゲート電極と、 前記第1ゲート電極と前記ドレイン電極との間であり、かつ前記基板内に設けられた第2ゲート電極と、 を具備する半導体装置。
IPC (4):
H01L 29/786 ,  H01L 21/336 ,  H01L 51/05 ,  H01L 51/30
FI (5):
H01L29/78 617N ,  H01L29/78 618B ,  H01L29/78 626C ,  H01L29/28 100A ,  H01L29/28 250E
F-Term (26):
5F110AA01 ,  5F110DD01 ,  5F110DD05 ,  5F110DD21 ,  5F110EE02 ,  5F110EE04 ,  5F110EE14 ,  5F110EE15 ,  5F110EE28 ,  5F110EE30 ,  5F110EE43 ,  5F110FF01 ,  5F110FF02 ,  5F110FF09 ,  5F110FF22 ,  5F110FF27 ,  5F110FF29 ,  5F110GG01 ,  5F110GG25 ,  5F110GG28 ,  5F110GG41 ,  5F110GG44 ,  5F110HK02 ,  5F110HK32 ,  5F110HM12 ,  5F110QQ14
Patent cited by the Patent:
Cited by applicant (8)
Show all
Cited by examiner (8)
Show all

Return to Previous Page