Pat

J-GLOBAL ID：201803010971292203

成膜方法及び成膜装置

Inventor： 東雲 秀司 ,  柏木 勇作 ,  両角 友一朗 ,  和村 有 ,  原田 豪繁 ,  高橋 宏輔 ,  渡部 平司 ,  志村 考功 ,  細井 卓治
Applicant, Patent owner： 東京エレクトロン株式会社 ,  国立大学法人大阪大学
Agent (2)： 別役 重尚 ,  村松 聡
Gazette classification：特許公報
Application number (International application number)：2016218913
Publication number (International publication number)：2017038088
Patent number：6253748
Application date： Nov. 09, 2016
Publication date： Feb. 16, 2017
Claim (excerpt)：

【請求項1】 チャンバ内において、膜厚が50nm以上のAlON膜からなるゲート絶縁膜を成膜する成膜方法であって、 AlN膜を成膜する成膜ステップと、 前記成膜されたAlN膜を酸化する酸化ステップとを有し、 前記成膜ステップでは、前記チャンバ内にアルミニウム源ガスを導入した後、前記チャンバ内を排気しながらも余分なアルミニウム源ガスの分子を全て排出する前にNH3ガスを導入し、且つ前記AlN膜が成膜される基板を加熱してNH3をアルミニウムと化学反応させ、 前記酸化ステップでは、前記チャンバ内にO3ガスを導入し、且つ前記AlN膜が成膜された基板を加熱してO3をAlNと化学反応させ、 前記成膜ステップ及び前記酸化ステップを交互に繰り返して前記酸化されたAlN膜が積層された積層構造を有するAlON膜を形成することを特徴とする成膜方法。

IPC (5)：

H01L 21/318 ( 200 6.01) ,  H01L 21/31 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/12 ( 200 6.01) ,  H01L 21/336 ( 200 6.01)

FI (6)：

H01L 21/318 C ,  H01L 21/31 B ,  H01L 29/78 652 K ,  H01L 29/78 652 T ,  H01L 29/78 653 A ,  H01L 29/78 658 F

Patent cited by the Patent：

Cited by examiner (4)

• 半導体装置の製造方法及び基板処理装置
  Gazette classification：公開公報   Application number：特願2010-119766   Applicant：株式会社日立国際電気
• 半導体装置
  Gazette classification：公開公報   Application number：特願2003-294264   Applicant：株式会社半導体先端テクノロジーズ
• 基板処理装置および基板処理方法、高速ロータリバルブ、クリーニング方法
  Gazette classification：公開公報   Application number：特願2003-079501   Applicant：東京エレクトロン株式会社
• 半導体装置およびその製造方法、ならびに金属化合物薄膜の製造方法
  Gazette classification：公開公報   Application number：特願2003-083687   Applicant：株式会社堀場製作所, 独立行政法人産業技術総合研究所