特許
J-GLOBAL ID：200903053777400918

高電圧スイッチング回路

発明者：
丹沢 徹

丹沢 徹 について


出願人/特許権者：
マイクロン テクノロジー,インコーポレイテッド

マイクロン テクノロジー,インコーポレイテッド について


代理人 (2件)： 千葉 剛宏 ,  宮寺 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願2005-350052
公開番号（公開出願番号）：特開2007-158635
出願日： 2005年12月02日
公開日（公表日）： 2007年06月21日
要約：
【解決手段】高電圧スイッチング回路は、デプレッション型NMOSトランジスタと、エンハンスメント型PMOSトランジスタと、エンハンスメント型NMOSトランジスタを備える。制御回路は第1の制御信号と第2の制御信号を生成する。第1の制御信号はエンハンスメント型NMOSトランジスタを制御し、両方の制御信号の論理結合によってPMOSトランジスタを制御するためのバイアスを与える。PMOSトランジスタへバイアスがかかることによって、高電圧が回路出力へスイッチングされた後、ゲート電圧はアース電位よりも大きくなる。
請求項（抜粋）：
スイッチングされる高電圧と第1の節点との間に結合され、回路出力に結合されたゲートを有する第1のトランジスタと、 前記第1のトランジスタと前記回路出力との間に結合され、前記第1の節点に結合されたウェル接続部を有する第2のトランジスタと、 前記第2のトランジスタに結合された第3のトランジスタと、 前記第2のトランジスタ及び前記第3のトランジスタに結合され、前記第2のトランジスタ及び前記第3のトランジスタの動作を制御して、前記第1のトランジスタと前記第2のトランジスタを介して前記高電圧を前記回路出力へスイッチングし、前記第2のトランジスタのゲート電圧を0Vより大きい状態に維持する制御回路と、 を備えることを特徴とする高電圧スイッチング回路。
IPC (5件)：
H03K 17/10 ,  H03K 19/094 ,  H01L 21/822 ,  H01L 27/04 ,  G11C 16/06
FI (4件)：
H03K17/10 ,  H03K19/094 A ,  H01L27/04 F ,  G11C17/00 632D
Fターム (45件)：
5B125BA01 ,  5B125CA16 ,  5B125CA27 ,  5B125EA01 ,  5B125EA05 ,  5B125EG18 ,  5B125EG19 ,  5B125EJ04 ,  5B125FA02 ,  5B125FA10 ,  5F038BH11 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ20 ,  5J055AX28 ,  5J055AX37 ,  5J055BX17 ,  5J055CX27 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ25 ,  5J055FX05 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX04 ,  5J056AA03 ,  5J056BB37 ,  5J056BB46 ,  5J056DD13 ,  5J056DD17 ,  5J056DD18 ,  5J056DD28 ,  5J056EE07 ,  5J056EE11 ,  5J056FF08 ,  5J056FF09 ,  5J056GG09 ,  5J056JJ00
引用特許：
出願人引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM