特許
J-GLOBAL ID:200903082222301930

不揮発性半導体メモリ

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-154504
公開番号(公開出願番号):特開平11-353886
出願日: 1998年06月03日
公開日(公表日): 1999年12月24日
要約:
【要約】【課題】同一セルアレイブロックの複数のメモリセルに対してビット幅分の書込みビットを書き込む際、書込み時間を短縮し、書込み電圧用昇圧回路で必要とする面積と消費電流を抑制する。【解決手段】同一セルアレイブロックの複数のメモリセルに対してビット幅分の書込みビットを書き込み可能なNOR型フラッシュメモリにおいて、セル選択回路により同時に選択される複数のメモリセルに対して複数ビットのデータを書き込む時に、書込みの進行につれて書込みビット数を増やしていく書込み回路を具備する。
請求項(抜粋):
複数のワード線と、複数のビット線と、ソース線と、それぞれゲート電極、ドレイン電極、ソース電極を有し、前記ゲート電極は前記複数のワード線のうちの1つのワード線に接続され、前記ドレイン電極は前記複数のビット線のうちの1つのビット線に接続され、前記ソース電極は前記ソース線に接続された複数の不揮発性のメモリセルと、データの書込みに際して、前記複数のワード線のうち任意の1つのワード線を選択するとともに前記複数のビット線のうちの複数グループの各1本のビット線を同時に選択可能なセル選択回路と、前記複数グループのビット線にそれぞれ接続されたトランジスタと、前記セル選択回路により同時に選択される複数のメモリセルに対して複数ビットのデータを書き込む時に、書込みの進行につれて書込みビット数を増やしていく書込み手段とを具備したことを特徴とする不揮発性半導体メモリ。
IPC (2件):
G11C 16/04 ,  G11C 16/02
FI (2件):
G11C 17/00 622 A ,  G11C 17/00 611 G
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る