半導体記憶装置

発明者： ,
出願人/特許権者：
代理人 (1件)：伊丹勝
公報種別：特許公報
出願番号（国際出願番号）：特願平11-164183
公開番号（公開出願番号）：特開2000-353394
特許番号：特許第3886669号
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
請求項（抜粋）：

【請求項1】ビット線とワード線が交差して配設され、その各交差部に電流読出し型のメモリセルが配置されたメモリセルアレイと、このメモリセルアレイのビット線及びワード線を選択するデコード回路と、前記メモリセルアレイの複数のビット線を同時に選択する選択ゲートと、この選択ゲートにより同時に選択された複数のビット線に読み出されるデータをそれぞれ検知増幅する複数のセンスアンプと、この複数のセンスアンプによって共有され該複数のセンスアンプに参照電圧を供給する参照電圧発生回路とを備え、前記各センスアンプは、一方の入力端子を選択されたビット線に接続されるセンスノードとし、他方の入力端子を参照ノードとした初段のオペアンプを含む少なくとも1段のオペアンプと、前記初段オペアンプの前記センスノードと電源端子の間に設けられた第1の電流源負荷と、この第1の電流源負荷と同じ設計パラメータを有し前記参照ノードと電源端子の間に設けられた第2の電流源負荷とを備え、前記参照ノードは、前記複数のセンスアンプ間において共通配線され、前記参照電圧が供給され、前記参照電圧は、前記センスノードに出力される二値データの電圧の間の電圧であることを特徴とする半導体記憶装置。

IPC (1件)：

G11C 16/06 ( 200 6.01)

FI (2件)：

G11C 17/00 634 E , G11C 17/00 634 D

引用特許：

出願人引用 (6件)

特開平2-285595
特開平3-046197
特開平3-242898

全件表示

審査官引用 (9件)

特開平2-285595
特開平3-046197
特開平3-242898

全件表示

前のページに戻る