特許
J-GLOBAL ID：201403045995489464
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
伊東 忠彦
, 山口 昭則
公報種別：特許公報
出願番号（国際出願番号）：特願2010-199226
公開番号（公開出願番号）：特開2012-059783
特許番号：特許第5614184号
出願日： 2010年09月06日
公開日（公表日）： 2012年03月22日
請求項（抜粋）：
【請求項1】歪みシリコン技術を用いたP型トランジスタと、歪みシリコン技術を用いないN型トランジスタとを含む半導体装置の製造方法であって、
半導体基板上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体基板にドーパントを注入し、前記半導体基板内にドーパント注入領域を形成する工程であり、前記半導体基板のP型トランジスタ形成領域及びN型トランジスタ形成領域の双方に同じドーパントを注入することを含む工程と、
前記ゲート電極の側壁にサイドウォールを形成する工程と、
前記P型トランジスタ形成領域において、前記ゲート電極及び前記サイドウォールをマスクとして前記半導体基板をエッチングして第1のリセスを形成する工程と、
前記P型トランジスタ形成領域において、前記サイドウォールの下方に位置する前記ドーパント注入領域を除去し、第2のリセスを形成する工程と、
前記P型トランジスタ形成領域において、前記第1のリセス及び前記第2のリセス内に半導体材料を成長させてソース/ドレイン領域を形成する工程と、
を有する半導体装置の製造方法。
IPC (5件)：
H01L 21/336 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/8238 ( 200 6.01)
, H01L 27/092 ( 200 6.01)
, H01L 21/20 ( 200 6.01)
H01L 29/78 301 S
, H01L 27/08 321 E
, H01L 21/20
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
