文献

J-GLOBAL ID：200902294347771584   整理番号：04A0743959

単純な組込回路による一行と一列に予備を備えた1・1/2トラックスイッチ・メッシュアレイの自己再構成

Self-Reconfiguring of 1(1/2)-Track-Switch Mesh Arrays with Spares on One Row and One Column by Simple Built-in Circuit

クリップ

著者 (1件)： TAKANAMI I (Ichinoseki National Coll. Technol., Ichinoseki-shi, JPN)
資料名： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻： E87-D  号： 10  ページ： 2318-2328  発行年： 2004年10月01日 
JST資料番号： L1371A  ISSN： 0916-8532  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 故障したプロセッサ要素が,一行と一列にある予備プロセッサ要素...

シソーラス用語： *自己修復計算機 ,...

   続きはJDreamIII（有料）にて 

分類 (1件)： その他のディジタル計算機方式  (JC02050G)

引用文献 (21件)：

• KUNG, S. Y. Fault-tolerant array processors using single-track switches. IEEE Trans. Comput. 1989, 38, 4, 501-514
• MANGIR, T. E. Fault-tolerant design for VLSI : Effect of interconnection requirements on yield improvement of VLSI designs. IEEE Trans. Comput. 1982, C-31, 7, 609-615
• LEIGHTON, T. Wafer-scale integration of systolic arrays. IEEE Trans. Comput. 1985, C-34, 5, 448-461
• LAM, C. W. H. A study of two approaches for reconfiguring fault-tolerant systolic arrays. IEEE Trans. Comput. 1989, 38, 6, 833-844
• KIM, J. H. On the design of fault-tolerant two-dimensional systolic arrays for yield enhancement. IEEE Trans. Comput. 1989, 38, 4, 515-525

タイトルに関連する用語 (3件)： 組込 ,  自己 ,  再構成