文献

J-GLOBAL ID：200902299721900743   整理番号：09A0759634

縮退故障用ATPGを用いた遷移故障の診断用テスト生成法

Diagnostic Test Generation for Transition Faults Using a Stuck-at ATPG Tool

著者 (8件)： 樋上喜信 (愛媛大 大学院理工学研究科) ,  黒瀬洋介 (愛媛大 大学院理工学研究科) ,  大野智志 (愛媛大 大学院理工学研究科) ,  山岡弘典 (愛媛大 大学院理工学研究科) ,  高橋寛 (愛媛大 大学院理工学研究科) ,  清水良浩 (半導体理工学研究セ) ,  相京隆 (半導体理工学研究セ) ,  高松雄三
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 109  号： 95(DC2009 10-17)  ページ： 19-24  発行年： 2009年06月12日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 半導体デバイスの微細化・高速化に伴い,タイミング不良である遅延故障に対する故障診断の要求が高まってきている。故障診断結果の候補故障数を少なくするためには,故障診断用テスト品質の向上が重要である。本稿では,遅延故障として,各信号線の遷移故障を対象とし,与えられた故障ペアを区別する故障診断用テスト生成法を提案する。提案するテスト生成法は,与えられた故障ペアに対して,テスト生成用の付加回路を挿入し,縮退故障用テスト生成ツールを用いてテスト生成を行う。この付加回路はテスト生成時のみ用いるもので,通常のテスト容易化設計(DFT)とは異なる。提案法の有効性については,ISCASベンチマーク回路およびSTARCにより設計された回路(STARC回路)に対する実験を行い確認する。(著者抄録)

シソーラス用語： *回路試験器 ,  テストパターン ,  *縮退故障 ,  電気故障 ,  *故障診断 ,  CAD【計算機】 ,  回路設計 ,  ベンチマーク ,  評価試験
準シソーラス用語： *ATPG ,  テスト生成 ,  テスト容易化設計 ,  遷移故障

分類 (2件)： CAD,CAM  (JE10000A) ,  信頼性  (KB04040H)

引用文献 (7件)：

• GRUNING, T. DIATEST : a fast diagnostic test pattern generator for combnational circuits. Dig. Int. Conf. on Computer-Aided Design, 1991. 1991, 194-197
• AMYEEN, M. E. Implication and Evaluation Techniques for Proving Fault Equivalence. Proc. VLSI Test Symp., 1999. 1999, 201-207
• HARTANTO, I. Diagnostic fault equivalence identification using redundancy information and structural analysis. Proc. Int. Test Conf., 1996. 1996, 294-302
• YU, X. Concurrent execution of diagnostic fault simulation and equivalence. Proc. VLSI Test Symp., 2003. 2003, 351-356
• BAIK, D. H. Exclusive test and its applications to fault diagnosis. Proc. Int. Conf. on VLSI Design, January 2003. 2003, 143-148

タイトルに関連する用語 (5件)： 縮退故障 ,  ATPG ,  遷移故障 ,  診断 ,  テスト生成