特許
J-GLOBAL ID:200903000223194767

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 尾身 祐助
公報種別:公開公報
出願番号(国際出願番号):特願2004-198842
公開番号(公開出願番号):特開2006-024594
出願日: 2004年07月06日
公開日(公表日): 2006年01月26日
要約:
【課題】 メタルゲート及びhigh-kゲート絶縁膜を有するCMOSにおいて、nMOS及びpMOSトランジスタの低しきい値化を実現する。【解決手段】 n型MISFET形成領域11のゲート絶縁膜3aはHfO2膜であり、メタルゲート電極4aは、TiN膜と、ゲート絶縁膜との界面に生成されたにゲート電極に含まれるIV族遷移金属と酸素を含むがシリコンは含まない界面層とからなり、その仕事関数はn型MISFETのゲート電極材料に適した4.0〜4.2eVである。p型MISFET形成領域12のゲート絶縁膜3bはHfSiO2/HfO2であり、メタルゲート電極4bはTiNと、ゲート絶縁膜との界面に形成されたにゲート電極に含まれるIV族遷移金属と酸素および金属的シリコン(Si0)からなる界面層とからなり、その仕事関数は、p型MISFETのゲート電極材料に適した4.9eVとなっている。【選択図】 図7
請求項(抜粋):
pチャネル型絶縁ゲート電界効果トランジスタを有し、そのトランジスタのゲート電極が導電性材料層と、該導電性材料層とゲート絶縁膜との界面に形成された界面層とを有しており、前記導電性材料層が主成分としてIV族遷移金属を含んでおり、前記界面層がIV族遷移金属と酸素と金属的シリコン(酸化数が0)とを含んでいることを特徴とする半導体装置。
IPC (6件):
H01L 27/092 ,  H01L 21/823 ,  H01L 21/28 ,  H01L 29/78 ,  H01L 29/423 ,  H01L 29/49
FI (4件):
H01L27/08 321D ,  H01L21/28 301R ,  H01L29/78 301G ,  H01L29/58 G
Fターム (75件):
4M104BB29 ,  4M104BB30 ,  4M104BB36 ,  4M104CC05 ,  4M104DD03 ,  4M104DD78 ,  4M104DD83 ,  4M104EE03 ,  4M104EE09 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AC03 ,  5F048BA01 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB17 ,  5F048BC06 ,  5F048BE03 ,  5F048BG13 ,  5F048DA23 ,  5F140AA00 ,  5F140AA01 ,  5F140AA06 ,  5F140AB03 ,  5F140AC01 ,  5F140BA01 ,  5F140BD01 ,  5F140BD02 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BD15 ,  5F140BD17 ,  5F140BE03 ,  5F140BE09 ,  5F140BE10 ,  5F140BF01 ,  5F140BF08 ,  5F140BF10 ,  5F140BG03 ,  5F140BG04 ,  5F140BG05 ,  5F140BG09 ,  5F140BG10 ,  5F140BG11 ,  5F140BG14 ,  5F140BG28 ,  5F140BG30 ,  5F140BG33 ,  5F140BG36 ,  5F140BG40 ,  5F140BG53 ,  5F140BH15 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK02 ,  5F140BK05 ,  5F140BK13 ,  5F140BK21 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CC07 ,  5F140CC08 ,  5F140CC12 ,  5F140CE07
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る