特許
J-GLOBAL ID：200903000347508301

半導体装置の製造方法

発明者：
朝岡 稔

朝岡 稔 について

, 
廣田 俊幸

廣田 俊幸 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2003-278249
公開番号（公開出願番号）：特開2005-045053
出願日： 2003年07月23日
公開日（公表日）： 2005年02月17日
要約：
【課題】 酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いる半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、下地層上に、Si含有率が0.1重量%〜10重量%のSi含有アモルファスカーボン層を堆積する工程と、Si含有アモルファスカーボン層上に、フォトレジストマスクを形成する工程と、フォトレジストマスクをマスクとして、Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、ハードマスクをマスクとして、下地層をパターニングする工程とを有する。【選択図】 なし
請求項（抜粋）：
下地層上に、Si含有アモルファスカーボン層を堆積する工程と、 前記Si含有アモルファスカーボン層上にフォトレジストマスクを形成する工程と、 前記フォトレジストマスクをマスクとして、前記Si含有アモルファスカーボン層をパターニングして、ハードマスクに形成する工程と、 前記ハードマスクをマスクとして、前記下地層をパターニングする工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L21/205 ,  H01L21/3065
FI (2件)：
H01L21/205 ,  H01L21/302 105A
Fターム (19件)：
5F004AA04 ,  5F004DA23 ,  5F004DA26 ,  5F004DB00 ,  5F004DB07 ,  5F004DB26 ,  5F004EA03 ,  5F004EA22 ,  5F004EA27 ,  5F045AA08 ,  5F045AB07 ,  5F045AC01 ,  5F045AC08 ,  5F045AC16 ,  5F045AC17 ,  5F045AE21 ,  5F045AE23 ,  5F045EH11 ,  5F045EM05
引用特許：
出願人引用 (3件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM